數(shù)字電路邏輯設(shè)計(jì)

第1章　數(shù)字邏輯基礎(chǔ)
1.1　進(jìn)位計(jì)數(shù)制
1.1.1 數(shù)制與十進(jìn)制數(shù)的表示
1.1.2 二進(jìn)制數(shù)的表示
1.1.3 任意進(jìn)制數(shù)的表示
1.2　數(shù)制轉(zhuǎn)換
1.2.1 二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換
1.2.2 二、八、十六進(jìn)制數(shù)的轉(zhuǎn)換
1.3　帶符號數(shù)的代碼表示
1.3.1　真值與機(jī)器數(shù)
1.3.2 帶符號二進(jìn)制數(shù)的原碼
1.3.3 帶符號二進(jìn)制數(shù)的反碼
1.3.4 帶符號二進(jìn)制數(shù)的補(bǔ)碼
1.3.5 計(jì)算機(jī)內(nèi)數(shù)的加、減法運(yùn)算
1.3.6 十進(jìn)制數(shù)的補(bǔ)數(shù)
1.4　碼制和字符的代碼表示
1.4.1 碼制
1.4.2　可靠性編碼
1.4.3 字符代碼
習(xí)題1
第2章　邏輯代數(shù)與邏輯函數(shù)
2.1 邏輯代數(shù)與邏輯函數(shù)的描述
2.1.1 邏輯代數(shù)與三種基本邏輯運(yùn)算
2.1.2 復(fù)合邏輯運(yùn)算及描述
2.1.3 邏輯函數(shù)
2.2　邏輯代數(shù)的基本公式、定理及重要規(guī)則
2.2.1　邏輯代數(shù)的基本公式
2.2.2　邏輯代數(shù)的基本定理
2.2.3 邏輯代數(shù)中的幾個(gè)重要規(guī)則
2.3　邏輯函數(shù)的形式與轉(zhuǎn)換.
2.3.1 邏輯函數(shù)的表示方法
2.3.2　邏輯函數(shù)表達(dá)式的基本形式
2.3.3　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.4　邏輯函數(shù)的化簡
2.4.1 邏輯函數(shù)的最簡形式
2.4.2 邏輯函數(shù)的代數(shù)化簡方法
2.4.3 邏輯函數(shù)的卡諾圖表示
2.4.4　邏輯函數(shù)的卡諾圖化簡
2.5　具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡
2.5.1 約束項(xiàng)、任意項(xiàng)和邏輯函數(shù)式中的無關(guān)項(xiàng)
2.5.2 無關(guān)項(xiàng)在化簡邏輯函數(shù)中的應(yīng)用
2.6　邏輯函數(shù)的實(shí)現(xiàn)
2.6.1 用與非門實(shí)現(xiàn)邏輯函數(shù)
2.6.2 用或非門實(shí)現(xiàn)邏輯函數(shù)
2.6.3 用與或非門實(shí)現(xiàn)邏輯函數(shù)
2.6.4 異或/同或門實(shí)現(xiàn)邏輯函數(shù)
習(xí)題2
第3章　集成邏輯門電路及工作原理
3.1　數(shù)字集成電路概述
3.2　TTL與非門電路
3.2.1 電路結(jié)構(gòu)與原理
3.2.2 功能分析
3.2.3　外特性及主要參數(shù)
3.3　其他類型的TTL邏輯門電路
3.3.1 OC門（Open Collector gate）
3.3.2　三態(tài)門（Three state gate）
3.4　MOS集成邏輯門電路
3.4.1　NMOS反相器及邏輯門
3.4.2　CMOS反相器及邏輯門
3.5　使用集成門電路應(yīng)注意的實(shí)際問題
3.5.1 使用TTL門電路時(shí)應(yīng)注意的問題
3.5.2 使用CMOS門電路時(shí)應(yīng)注意的問題
3.5.3 門電路接口技術(shù)
習(xí)題3
第4章　組合邏輯電路
4.1　組合邏輯電路的分析
4.1.1 組合邏輯電路的分析方法
4.1.2　組合邏輯電路實(shí)例分析
4.2　組合邏輯電路的設(shè)計(jì)
4.2.1 組合邏輯電路的設(shè)計(jì)方法
4.2.2　基本組合邏輯電路的設(shè)計(jì)舉例
4.3　組合邏輯電路的競爭冒險(xiǎn)
4.3.1 競爭與冒險(xiǎn)的產(chǎn)生
4.3.2 判別冒險(xiǎn)的方法
　……
第5章　集成雙穩(wěn)態(tài)觸發(fā)器
第6章　同步時(shí)序邏輯電路
第7章　異步時(shí)序邏輯電路
第8章　可編程邏輯器件
第9章　D/A及A/D轉(zhuǎn)換
第10章　EDA設(shè)計(jì)　
參考文獻(xiàn)