數(shù)字電路與可編程技術(shù)實(shí)驗(yàn)教程

第1章 緒論
1.1 引論
1.2 實(shí)驗(yàn)要素
1.3 實(shí)驗(yàn)過程
第2章 組合邏輯電路實(shí)驗(yàn)
2.1 組合邏輯電路設(shè)計(jì)方法
2.2 數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)
2.3 典型組合電路
2.4 可靠性編碼電路實(shí)驗(yàn)
2.5 編、譯碼及代碼轉(zhuǎn)換電路實(shí)驗(yàn)
第3章 時(shí)序邏輯電路實(shí)驗(yàn)
3.1 時(shí)序邏輯電路設(shè)計(jì)方法
3.2 觸發(fā)器及其功能測(cè)試實(shí)驗(yàn)
3.3 寄存器及其應(yīng)用
3.4 計(jì)數(shù)器
3.5 脈沖信號(hào)電路
第4章 計(jì)算機(jī)部件電路實(shí)驗(yàn)
4.1 運(yùn)算器電路
4.2 半導(dǎo)體存儲(chǔ)器電路
4.3 總線傳輸電路
4.4 原碼1位乘法器電路
4.5 時(shí)序與啟停實(shí)驗(yàn)
第5章 中小規(guī)?？删幊淘O(shè)計(jì)實(shí)驗(yàn)
5.1 GAL原理
5.2 TPC-多用編程器
5.3 GAL實(shí)現(xiàn)的基本邏輯器件
5.4 GAL組合邏輯設(shè)計(jì)
5.5 GAL時(shí)序邏輯設(shè)計(jì)
5.6 GAL應(yīng)用電路設(shè)計(jì)
5.7 Synario軟件的安裝和ISP器件下載
5.8 ISP可編程器件綜合實(shí)驗(yàn)
第6章 大規(guī)模可編程設(shè)計(jì)實(shí)驗(yàn)初步
6.1 FPGA／CPLDEDA設(shè)計(jì)入門
6.2 QuartusⅡ簡(jiǎn)介
6.3 VHDL入門
6.4 QuartusII的HDL輸入設(shè)計(jì)
6.5 QuartusII的原理圖輸入設(shè)計(jì)
6.6 實(shí)驗(yàn)設(shè)計(jì)
第7章 數(shù)字電路應(yīng)用課題設(shè)計(jì)實(shí)驗(yàn)
7.1 十翻二運(yùn)算電路設(shè)計(jì)
7.2 數(shù)字電子鐘邏輯電路設(shè)計(jì)
7.3 交通燈控制邏輯電路設(shè)計(jì)
7.4 轉(zhuǎn)速測(cè)量及顯示邏輯電路設(shè)計(jì)
7.5 數(shù)字頻率計(jì)邏輯電路設(shè)計(jì)
7.6 智力競(jìng)賽搶答器邏輯電路設(shè)計(jì)
7.7 復(fù)印機(jī)邏輯控制電路設(shè)計(jì)
7.8 定時(shí)控制器邏輯電路設(shè)計(jì)
7.9 按鍵電話顯示邏輯電路設(shè)計(jì)
7.10 乒乓游戲機(jī)邏輯電路設(shè)計(jì)
7.11 足球比賽游戲機(jī)邏輯電路設(shè)計(jì)
7.12 家用電風(fēng)扇控制邏輯電路設(shè)計(jì)
7.13 用GAL實(shí)現(xiàn)步進(jìn)電機(jī)脈沖分配器的電路設(shè)計(jì)
7.14 多種波形發(fā)生器電路設(shè)計(jì)
7.15 鑒向倍頻邏輯電路設(shè)計(jì)
7.16 脈沖調(diào)相器控制電路設(shè)計(jì)
7.17 出租車計(jì)價(jià)器控制電路設(shè)計(jì)
7.18 一位機(jī)最小系統(tǒng)邏輯電路設(shè)計(jì)
附錄
集成邏輯門電路新、舊圖形符號(hào)對(duì)照
集成觸發(fā)器新、舊圖形符號(hào)對(duì)照
部分集成電路引腳
參考文獻(xiàn)