基于VHDL語言與QUARTUSII軟件的可編程邏輯器件應(yīng)用與開發(fā)

　　本書內(nèi)容分為兩部分：第一部分（第1章-第7章）主要介紹基于可編程邏輯器件設(shè)計(jì)應(yīng)用系統(tǒng)所需要的基礎(chǔ)知識(shí)。其中包括：可編程邏輯器件的工作原理和類型，ALTERA公司生產(chǎn)的復(fù)雜可編程邏輯器件和現(xiàn)場(chǎng)可編程門陣列器件；電子設(shè)計(jì)自動(dòng)化的概念，使用LTERA公司提供的可編程邏輯器件的集成開發(fā)軟件QuartusⅡ進(jìn)行電路設(shè)計(jì)和調(diào)試的整個(gè)過程；利用硬件描述語言VHDI。編寫設(shè)計(jì)代碼的基本結(jié)構(gòu)；VHDL的并行語句；VHDL的順序語句；向可編程邏輯器件下載設(shè)計(jì)文件的模式、相關(guān)電路和操作步驟；有限狀態(tài)機(jī)技術(shù)等。第二部分（第8章～第10章）主要介紹一些比較深入的知識(shí)以及如何利用前面～學(xué)習(xí)的基本知識(shí)實(shí)現(xiàn)應(yīng)用系統(tǒng)的設(shè)計(jì)。其中包括：Quartus Ⅱ可編程邏輯器件的集成開發(fā)軟件中的原理圖輸入方式，開發(fā)軟件提供的各種元件在電路設(shè)計(jì)中的使用，層次化設(shè)計(jì)的概念，利用這個(gè)概念可以把多個(gè)設(shè)計(jì)者完成的子系統(tǒng)組合成一個(gè)完整的系統(tǒng)；VHDL代碼中實(shí)現(xiàn)層次化設(shè)計(jì)的方法，元件、函數(shù)及過程等，這些能使代碼重復(fù)使用的方法，以提高設(shè)計(jì)效率并使得代碼結(jié)構(gòu)更加清晰；以及通過一個(gè)應(yīng)用系統(tǒng)（信號(hào)產(chǎn)生器）的設(shè)計(jì)過程，介紹如何把前面的基礎(chǔ)知識(shí)應(yīng)用于具體的工作之中。本書可作為希望提高工程設(shè)計(jì)能力的學(xué)生以及準(zhǔn)備參加全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽的學(xué)生的訓(xùn)練指導(dǎo)書，也可作為高校相關(guān)專業(yè)的教材和工程技術(shù)人員的參考書。

暫缺《基于VHDL語言與QUARTUSII軟件的可編程邏輯器件應(yīng)用與開發(fā)》作者簡(jiǎn)介