SOPC嵌入式系統(tǒng)基礎教程

第1章 概述1
1.1 SOPC及其技術1
1.1.1 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1
1.1.2 基于FPGA嵌入IP軟核的SOPC系統(tǒng)1
1.1.3 基于HardCopy技術的SOPC系統(tǒng)2
1.2 Nios II軟核處理器3
1.2.1 Nios II軟核處理器簡介3
1.2.2 可配置嵌入式軟核處理器的優(yōu)勢5
1.3 Altera支持SOPC的FPGA簡介9
1.3.1 Cyclone系列9
1.3.2 Cyclone II系列11
1.3.3 Stratix系列12
1.3.4 Stratix II系列14
第2章 SOPC開發(fā)流程及開發(fā)平臺簡介16
2.1 SOPC開發(fā)流程16
2.1.1 硬件開發(fā)18
2.1.2 軟件開發(fā)18
2.1.3 SOPC基本開發(fā)流程簡介19
2.2 簡單SOPC實例開發(fā)任務及步驟21
2.3 分析系統(tǒng)需求22
2.4 使用Quartus II建立工程23
2.4.1 打開Quartus II軟件并建立工程23
2.4.2 建立頂層模塊26
2.5 使用SOPC Builder創(chuàng)建Nios II系統(tǒng)27
2.5.1 SOPC Builder簡介27
2.5.2 啟動SOPC Builder29
2.5.3 指定目標FPGA和時鐘設置31
2.5.4 添加Nios II處理器內核31
2.5.5 添加片內存儲器33
2.5.6 添加PIO35
2.5.7 添加系統(tǒng)ID外設35
2.5.8 指定基地址和中斷請求優(yōu)先級36
2.5.9 設置Nios II復位和異常地址36
2.5.10 生成Nios II系統(tǒng)37
2.6 集成Nios II系統(tǒng)到Quartus II工程39
2.6.1 添加Nios II系統(tǒng)模塊到Quartus II頂層模塊39
2.6.2 添加引腳和其他基本單元40
2.6.3 選擇器件型號41
2.6.4 分配FPGA引腳42
2.6.5 器件和引腳的其他設置43
2.7 設置編譯選項并編譯硬件系統(tǒng)44
2.7.1 設置編譯選項44
2.7.2 編譯硬件系統(tǒng)44
2.7.3 查看編譯報告44
2.8 下載硬件設計到目標FPGA46
2.9 使用Nios II IDE建立用戶程序47
2.9.1 創(chuàng)建一個新的C/C++應用工程47
2.9.2 設置C/C++應用工程系統(tǒng)屬性52
2.9.3 編譯連接工程53
2.10 調試/運行程序53
2.10.1 在目標硬件上運行程序54
2.10.2 在目標板上調試程序54
第3章 Nios II 體系結構57
3.1 Nios II處理器結構57
3.2 Nios II的寄存器文件58
3.2.1 Nios II的通用寄存器58
3.2.2 Nios II的控制寄存器60
3.3 算術邏輯單元（ALU）61
3.3.1 未實現(xiàn)的指令61
3.3.2 用戶指令61
3.3.3 浮點指令61
3.4 復位信號62
3.5 Nios II處理器運行模式62
3.6 異常和中斷控制器63
3.6.1 異常控制器63
3.6.2 中斷控制器63
3.7 Nios II的異常處理64
3.7.1 異常類型64
3.7.2 異常硬件處理流程64
3.7.3 異常判別及優(yōu)先級64
3.7.4 異常的嵌套65
3.7.5 異常返回66
3.7.6 異常響應時間66
3.8 存儲器及I/O結構66
3.8.1 指令與數(shù)據(jù)總線67
3.8.2 高速緩存68
3.8.3 緊耦合存儲器69
3.8.4 地址映射70
3.9 存儲器和外設訪問70
3.9.1 尋址方式70
3.9.2 高速緩存訪問71
3.10 Nios II處理器性能71
第4章 Nios II外圍設備73
4.1 并行輸入/輸出內核73
4.1.1 PIO寄存器描述73
4.1.2 PIO內核配置選項75
4.1.3 軟件編程77
4.2 SDRAM控制器內核77
4.2.1 SDRAM控制器內核概述77
4.2.2 SDRAM內核配置選項79
4.2.3 軟件編程81
4.2.4 SDRAM應用81
4.3 CFI控制器內核82
4.3.1 CFI 控制器內核綜述83
4.3.2 CFI控制器內核設置83
4.3.3 軟件編程85
4.4 EPCS控制器內核85
4.4.1 EPCS控制器內核綜述85
4.4.2 軟件編程86
4.5 定時器內核87
4.5.1 定時器內核綜述87
4.5.2 定時器寄存器描述88
4.5.3 定時器內核配置選項90
4.5.4 軟件編程92
4.6 UART內核93
4.6.1 UART內核綜述93
4.6.2 UART內核的寄存器描述95
4.6.3 UART內核配置選項99
4.6.4 軟件編程101
4.7 JTAG_UART內核104
4.7.1 JTAG_UART的寄存器描述105
4.7.2 JTAG_UART內核配置選項106
4.7.3 軟件編程108
4.8 SPI內核110
4.8.1 SPI內核綜述110
4.8.2 SPI內核的寄存器描述112
4.8.3 SPI內核配置選項115
4.8.4 軟件編程117
4.9 DMA內核118
4.9.1 DMA控制器內核綜述118
4.9.2 DMA寄存器描述119
4.9.3 DMA控制器配置選項122
4.9.4 軟件編程123
4.10 帶Avalon接口的互斥內核125
4.10.1 互斥內核描述125
4.10.2 互斥內核配置選項126
4.10.3 軟件編程126
4.11 帶Avalon接口的郵箱內核129
4.11.1 郵箱內核描述129
4.11.2 郵箱內核配置選項129
4.11.3 軟件編程130
4.12 System ID內核132
4.12.1 System ID寄存器描述133
4.12.2 軟件編程133
第5章 FPGA配置和Flash編程134
5.1 FPGA配置134
5.1.1 FPGA配置方式134
5.1.2 FPGA配置過程136
5.2 Cyclone及Cyclone II FPGA配置138
5.2.1 主動串行配置140
5.2.2 主動串行配置（AS）的配置時間估算143
5.2.3 JTAG配置143
5.3 配置芯片145
5.4 配置的軟件設置146
5.4.1 配置方式及配置芯片選擇146
5.4.2 復用配置引腳處理147
5.5 配置文件148
5.5.1 配置文件的格式148
5.5.2 配置文件設置和轉換149
5.5.3 配置文件的壓縮150
5.6 配置可靠性及電路設計注意事項152
5.6.1 配置的可靠性152
5.6.2 電路設計注意事項153
5.7 下載配置文件到FPGA153
5.8 下載配置文件到EPCS155
5.8.1 AS接口的EPCS直接編程155
5.8.2 JTAG接口的EPCS間接編程157
5.8.3 SOF文件轉換為JIC文件158
5.8.4 JIC文件轉換為JAM文件161
5.8.5 JIC和JAM文件的內容163
5.8.6 使用JIC文件和Quartus II Programmer對EPCS編程163
5.8.7 使用JAM文件和Quartus II Programmer對EPCS編程163
5.9 IDE Flash Programmer介紹164
5.9.1 IDE Flash Programmer編程工作過程165
5.9.2 Flash編程設計165
5.9.3 目標板Flash編程設計165
5.9.4 Flash編程內容的類型166
5.9.5 Flash文件166
5.10 用戶程序引導167
5.10.1 從CFI Flash引導167
5.10.2 從串行配置器件EPCS引導167
5.10.3 引導復制程序168
5.10.4 用戶程序ELF文件連接設置169
5.10.5 用戶程序引導小結171
5.11 使用IDE Flash Programmer編程172
5.12 創(chuàng)建目標板Flash編程設計176
第6章 Nios II應用程序及其外設HAL驅動開發(fā)184
6.1 Nios II IDE簡介184
6.2 設置工程系統(tǒng)庫屬性和編譯選項186
6.2.1 C/C++ Build設置187
6.2.2 C/C++ Indexer設置188
6.2.3 System Library設置188
6.3 調試/運行程序190
6.3.1 調試器目標連接設置191
6.3.2 調試器設置192
6.3.3 運行程序194
6.4 下載程序到Flash194
6.5 硬件抽象層（HAL）系統(tǒng)庫194
6.5.1 HAL的構成195
6.5.2 HAL的通用設備模型196
6.6 使用HAL開發(fā)應用程序197
6.6.1 Nios II IDE工程結構197
6.6.2 與目標系統(tǒng)相關的system.h系統(tǒng)描述文件198
6.6.3 數(shù)據(jù)寬度及HAL類型定義200
6.6.4 HAL對系統(tǒng)啟動的支持200
6.6.5 HAL與異常處理201
6.6.6 提高處理性能的措施203
6.7 設備驅動概述204
6.7.1 設備的寄存器抽象205
6.7.2 處理器外圍設備的分類205
6.7.3 標準I/O訪問方法206
6.7.4 標準I/O函數(shù)到具體驅動程序的映射206
6.7.5 驅動程序與設備交互的方法——輪詢和中斷208
6.7.6 調用設備驅動的方式208
6.8 開發(fā)HAL下的設備驅動209
6.8.1 創(chuàng)建一個描述設備寄存器的頭文件209
6.8.2 為各類設備創(chuàng)建驅動程序210
6.8.3 把設備驅動集成到HAL中218
6.9 μC/OSII221
6.9.1 μC/OSII簡介222
6.9.2 設備驅動的線程安全222
6.9.3 Newlib C標準庫的線程安全223
6.9.4 HAL系統(tǒng)時鐘與μC/OSII系統(tǒng)時鐘224
6.9.5 μC/OSII代碼編譯和初始化225
6.9.6 使用Nios II IDE開發(fā)μC/OSII應用程序225
6.9.7 μC/OSII基本常識230
6.10 Nios II C語言至硬件加速編譯器(C2H)簡介231
第7章 Avalon接口規(guī)范233
7.1 Avalon總線簡介233
7.2 術語和概念235
7.2.1 Avalon交換結構235
7.2.2 Avalon外設237
7.2.3 Avalon信號238
7.2.4 Avalon端口238
7.2.5 主從端口對239
7.2.6 傳輸239
7.2.7 周期239
7.2.8 PTF文件與SOPC Builder239
7.3 Avalon信號240
7.3.1 信號命名規(guī)則241
7.3.2 信號類型的完全列表241
7.3.3 信號極性244
7.3.4 信號序列和時序244
7.3.5 傳輸屬性245
7.4 從端口傳輸246
7.4.1 從端口基本信號246
7.4.2 從端口基本讀傳輸247
7.4.3 帶傳輸屬性的從端口讀傳輸248
7.4.4 從端口基本寫傳輸252
7.4.5 帶傳輸屬性的從端口寫傳輸252
7.5 主端口傳輸255
7.5.1 主端口信號256
7.5.2 主端口基本讀傳輸257
7.5.3 主端口基本寫傳輸258
7.5.4 主端口傳輸?shù)牡却芷?、建立時間及保持時間屬性259
7.5.5 主端口傳輸?shù)牧魉€、突發(fā)及三態(tài)屬性260
7.6 流水線傳輸屬性260
7.6.1 具有固定延遲的從端口流水線讀傳輸260
7.6.2 具有可變延遲的從端口流水線讀傳輸261
7.6.3 主端口流水線讀傳輸263
7.7 流控制屬性264
7.7.1 具有流控制的從端口傳輸265
7.7.2 具有流控制的主端口傳輸267
7.8 三態(tài)傳輸屬性269
7.8.1 三態(tài)從端口傳輸270
7.8.2 三態(tài)主端口傳輸276
7.9 突發(fā)傳輸屬性277
7.9.1 主端口突發(fā)傳輸277
7.9.2 從端口突發(fā)傳輸280
7.10 非傳輸相關的信號283
7.10.1 中斷請求信號283
7.10.2 復位控制信號285
7.11 地址對齊286
7.11.1 靜態(tài)地址對齊286
7.11.2 動態(tài)地址對齊287
7.11.3 為Avalon端口選擇地址對齊參數(shù)288
7.11.4 不同地址對齊方式的連線及編程操作289
第8章 Nios II系統(tǒng)深入設計291
8.1 定制基于Avalon的用戶外設291
8.1.1 定制用戶外設簡介291
8.1.2 PWM設計說明293
8.1.3 將PWM設計封裝為SOPC Builder元件296
8.1.4 使用并驗證新創(chuàng)建的PWM元件300
8.1.5 手工修改創(chuàng)建的元件302
8.2 定制Nios II用戶指令302
8.2.1 Nios II定制指令綜述303
8.2.2 定制指令實現(xiàn)方式307
8.2.3 定制指令設計示例308
8.2.4 定制指令的使用方法312
第9章 Nios II匯編程序設計及混合語言程序開發(fā)317
9.1 歷史回顧317
9.2 Nios II的指令集318
9.2.1 數(shù)據(jù)傳輸指令318
9.2.2 寄存器間數(shù)據(jù)拷貝指令319
9.2.3 算術邏輯運算指令319
9.2.4 比較指令320
9.2.5 移位指令321
9.2.6 跳轉、分支和子程序調用指令321
9.2.7 斷點及異常指令322
9.2.8 用戶指令322
9.2.9 未實現(xiàn)的指令323
9.2.10 空操作323
9.3 Nios II匯編程序設計323
9.3.1 利用Nios II匯編語言實現(xiàn)“Hello World！”323
9.3.2 在C語言中內嵌匯編334
9.4 使用混合語言進行程序開發(fā)341
附錄1 SmartSOPC多功能教學實驗開發(fā)平臺344
附錄2 LA系列高性能邏輯分析儀349
參考文獻354