網(wǎng)絡處理器體系結構？協(xié)議？與平臺

第1部分  概況
第1章  網(wǎng)絡技術的革命——分布運算和網(wǎng)絡匯聚
1.1    開始階段
1.2    工作組計算機代替了大型機的繼續(xù)發(fā)展
1.3    第一個局域網(wǎng)(LAN, Local Area Network)
1.4    把大型機放到桌面上：PC和工作站
1.5    客戶端/服務器（C/S, Client/Server）模式
1.6    分組交換與電路交換網(wǎng)絡的對比
1.7    因特網(wǎng)、路由和相關的Web技術
1.8    網(wǎng)絡管理
1.9    交換局域網(wǎng)、快速以太網(wǎng)和光纖分布式數(shù)據(jù)接口（FDDI）
1.10    IP網(wǎng)絡：Intranet和Extranet
1.11    IP電話
1.12    ATM、局域網(wǎng)仿真、異步傳輸模式多協(xié)議（MPOA）和IP overATM
1.13    無線和移動網(wǎng)絡
1.14    1Gbit/s和10Gbit/s以太網(wǎng)
1.15    存儲網(wǎng)絡
1.16    網(wǎng)絡匯聚
1.17    光網(wǎng)絡突飛猛進
1.18    處理器：RISC、數(shù)字信號處理器（DSP）和片上系統(tǒng)（SOC）的集成
1.19    帶寬和QoS需求
1.20    交換革命：從二層交換到路由器到三層交換
1.21    MPLS、λ交換和波長路由器
1.22    VPN
1.23    協(xié)同處理器的安全性
1.24    流量引擎（TE）
1.25    QoS
1.26    性能限制對通信網(wǎng)絡設備的影響
1.27    總結
第2章  網(wǎng)絡處理器的基本內容
2.1    什么是網(wǎng)絡處理器
2.2    網(wǎng)絡設備功能模塊
2.3    更進一步看數(shù)據(jù)包處理
2.4    采用標準的現(xiàn)有CPU進行設計的折中方案
2.5    采用ASICS進行設計的折中方案
2.6    網(wǎng)絡處理器的突破
2.7    網(wǎng)絡處理器的優(yōu)勢
2.8    網(wǎng)絡處理器的分類
2.9    總結
第3章  數(shù)據(jù)包處理過程
3.1    網(wǎng)絡整體脈絡：客戶、訪問、邊緣和核心
3.2    網(wǎng)絡處理發(fā)展的時間序列
3.3    對于網(wǎng)絡設備壓倒一切的需求
3.4    數(shù)據(jù)和控制平面的處理過程
3.5    數(shù)據(jù)包處理操作
3.6    總結
第二部分  網(wǎng)絡處理器的體系結構
第4章  IBM PowerNPTM
4.1    IBM PowerNP的概況
4.2    體系結構
4.3    NP4GS3的主要功能模塊
4.4    專用協(xié)處理器和輔助硬件
4.5    軟件體系結構
4.6    圍繞NP4GS3的系統(tǒng)和軟件開發(fā)
4.7    NP4GX——IBM的下一代OC-48網(wǎng)絡處理器
4.8    使用NP4GS3進行設計時的折中考慮
4.9    總結
第5章  Intel IXATM網(wǎng)絡處理器
5.1    Intel IXA的概況
5.2    體系結構
5.3    軟件體系結構
5.4    圍繞IXA體系結構NPU的軟件和系統(tǒng)開發(fā)
5.5    使用Intel NPU進行設計時的系統(tǒng)考慮和折中
5.6    總結
第6章  AMCCnPTM系列網(wǎng)絡處理器
6.1    nPTM的體系結構的概況
6.2    nP系列網(wǎng)絡處理器的軟件開發(fā)
6.3    流量管理
6.4    交換結構
6.5    使用AMCCnP系列NPU進行設計時的系統(tǒng)考慮
6.6    第五代技術
6.7    總結
第7章  Agere PayloadPlus系列網(wǎng)絡處理器
7.1    PayloadPlus體系結構
7.2    快速模式處理器FPP
7.3    路由交換處理器RSP
7.4    ASI芯片
7.5    雙漏桶算法DLB
7.6    Agere APP750NP(EX-NP10)和APP750TM(EX-TM10)芯片組
7.7    Agere APP550（EX-INP5）網(wǎng)絡處理器
7.8    PayloadPlus系列網(wǎng)絡處理器的系統(tǒng)和軟件開發(fā)
7.9    總結
第8章  Motorola C-PortTM系列網(wǎng)絡處理器
8.1    C-Port體系結構概述
8.2    NPU的體系結構
8.3    Q-5 TMC芯片
8.4    C-Port系列處理器的軟件開發(fā)
8.5    使用C-Port系列網(wǎng)絡處理器進行系統(tǒng)開發(fā)
8.6    總結
第9章  網(wǎng)絡處理器的其他結構
9.1    Silicon Access Network公司的iFLOWTM芯片組
9.2    BAY微系統(tǒng)公司的MontegoTM和InPTM芯片組
9.3    Cogngine
9.4    EZchip公司的TOPcoreTM芯片
9.5    Vitesse IQTM系列網(wǎng)絡處理器
9.6    Wintegra
9.7    Xelerated分組設備
9.8    其他方法
9.9    總結
第10章  網(wǎng)絡處理的其他方案——Net ASIC芯片和IP Core設計
10.1    Net ASIC
10.2    使用IP Core進行設計
10.3    MIPS技術
10.4    ClearSpeed技術
10.5    Tensilica技術
10.6    FLIX：    可配置VLIW結構
10.7    ARC核心技術
10.8    Improv系統(tǒng)技術
10.9    總結
第三部分  網(wǎng)絡處理器的處圍支撐芯片——存儲處理器、分類處理器、查找引擎、
          交換結構、流量管理器
第11章  存儲網(wǎng)絡處理器
11.1    存儲網(wǎng)絡發(fā)展歷史和背景
11.2    存儲區(qū)域網(wǎng)絡技術
11.3    光纖通道（FC）
11.4    IP存儲
11.5    存儲虛擬化
11.6    因特網(wǎng)小型計算機系統(tǒng)接口協(xié)議（iSCSI）
11.7    IP光纖通道（FCIP）
11.8    光纖通道與iSCSI接橋
11.9    存儲網(wǎng)絡處理器（SNP）的典型應用
11.10    對存儲網(wǎng)絡處理器（SNP）的要求
11.11    TCP終端引擎或TCP卸載引擎（TOES）
11.12    范例分析一：Trebia網(wǎng)絡SAN協(xié)議處理器（SPP）
11.13    范例分析二：SilverbackSystems存儲網(wǎng)絡訪問處理器（iSNAPTM）
11.14    存儲網(wǎng)絡安全
11.15    安全存儲網(wǎng)絡處理器的發(fā)展趨勢
11.16    總結
第12章  查找引擎
12.1    查找引擎的包分類背景知識
12.2    內容尋址存儲器（CAM）
12.3    內容尋址存儲器結構
12.4    CAM的查找表管理
12.5    CAM使用（系統(tǒng)工程觀點）
12.6    基于查找引擎的CAM的缺陷
12.7    進一步的發(fā)展
12.8    查找引擎的其他實現(xiàn)辦法
12.9    總結
第13章  分類處理器
13.1    兩種類型的數(shù)據(jù)包分類
13.2    查找和轉發(fā)
13.3    用于管理查找表更新的算法
13.4    支持查找和轉發(fā)的算法和數(shù)據(jù)結構
13.5    深度數(shù)據(jù)包分類
13.6    基于多個域的分類
13.7    實現(xiàn)
13.8    分類處理器還是CAM
13.9    分類功能集成還是獨立
13.10    個案研究：Raqia的正則表達式分類處理器
13.11    總結
第14章  交換結構
14.1    交換結構的定義
14.2    交換的基本原理
14.3    擁塞
14.4    基本交換單元
14.5    常見的交換平臺
14.6    多服務路由/交換設備的發(fā)展
14.7    背板描述
14.8    交換結構的擴展性
14.9    交換結構的冗余
14.10    路由交換系統(tǒng)的考慮
14.11    交換結構的體系結構
14.12    多級開關
14.13    其他例子
14.14    一組商業(yè)應用
14.15    Agere交換結構
14.16    總結
第15章  流量管理器
15.1    流量管理器的定義和目的
15.2    流量管理器作為獨立芯片
15.3    流量管理的基本概念
15.4    面向QoS的協(xié)議
15.5    主要的任務和算法
15.6    統(tǒng)計
15.7    流量標記、整形和監(jiān)管
15.8    擁塞管理
15.9    調度和緩沖管理
15.10    總結
第四部分  集腋成裘
第16章  系統(tǒng)工程學問題
16.1    存儲器子系統(tǒng)
16.2    網(wǎng)絡自理單元（NPU）體系結構問題
16.3    軟件開發(fā)問題
16.4    軟件開發(fā)成本
16.5    個案研究：一臺多重服務路由器（MSR）的設計
16.6    總結
第五部分  安全協(xié)處理器
第17章  安全協(xié)處理器
17.1    注釋
17.2    導言
17.3    網(wǎng)絡處理中的安全通信應用
17.4    加密學：一些基本概念
17.5    擁塞密碼、流密碼和加密模式
17.6    通信中關于密碼的重要想法
17.7    公共密碼學算法
17.8    公共密鑰加密算法
17.9    標準安全協(xié)議
17.10    安全協(xié)處理器的分類
17.11    使用安全協(xié)處理器的系統(tǒng)考慮
17.12    總結
附錄I   網(wǎng)絡處理器產(chǎn)品及平臺一覽表
附錄II   對應各類鏈路速率和分組大小的典型流量
附錄III  網(wǎng)絡處理器標準化歷程
英漢縮略語對照表