奔騰計(jì)算機(jī)體系結(jié)構(gòu)（計(jì)算機(jī)科學(xué)與技術(shù)高等學(xué)校教材）

第1章概論
1.1半導(dǎo)體集成電路技術(shù)的進(jìn)展
1.1.1IC技術(shù)發(fā)展的回顧
1.1.265納米制程IC技術(shù)
1.2計(jì)算機(jī)體系結(jié)構(gòu)的進(jìn)展
1.2.1馮·諾依曼機(jī)體系結(jié)構(gòu)及其發(fā)展方向
1.2.2計(jì)算機(jī)體系結(jié)構(gòu)的Flynn分類法
1.2.3并行計(jì)算機(jī)系統(tǒng)分類
1.2.4服務(wù)器、工作站和PC
1.3指令集體系結(jié)構(gòu)的進(jìn)展
1.3.1CISC體系結(jié)構(gòu)特征
1.3.2RISC體系結(jié)構(gòu)特征
1.3.3Intelx86處理器的進(jìn)展
1.4總線技術(shù)的進(jìn)展
1.4.1并行總線的進(jìn)展
1.4.2總線串行化發(fā)展趨勢(shì)
1.4.3奔騰PC總線體系
第2章內(nèi)存與高速緩存
2.1高速緩存cache
2.1.1cache技術(shù)要點(diǎn)
2.1.2Pentium系列處理器cache配置
2.1.3MESI協(xié)議
2.2先進(jìn)的內(nèi)存芯片及模塊
2.2.1增強(qiáng)型DRAM芯片及模塊
2.2.2SDRAM、DDRSDRAM和RDRAM芯片及模塊
2.2.3DDR2SDRAM芯片及模塊
2.3串行內(nèi)存總線的FBDIMM技術(shù)
2.3.1并行內(nèi)存總線的限制
2.3.2FBDIMM技術(shù)特點(diǎn)
第3章奔騰系列處理器
3.1Pentium和PentiumⅡ/Ⅲ處理器
3.1.1Pentium的U、V指令流水線
3.1.2PentiumⅡ/Ⅲ的μop指令流水線
3.1.3處理器封裝及接口
3.2Pentium4處理器
3.2.1Pentium4處理器型號(hào)和性能
3.2.2Pentium4處理器核心的NetBurst架構(gòu)
3.2.3超線程技術(shù)
3.3雙核的PentiumD和PentiumXE處理器
3.3.1芯片級(jí)多處理器
3.3.2PentiumD系列及其至尊版
第4章主板芯片組
4.1芯片組技術(shù)
4.1.1芯片組基本概念
4.1.2顯卡的AGP或PCIExpressx16接口總線
4.1.3ICHR所支持的RAID類型
4.2Intel主流芯片組
4.2.1前期的i845系列芯片組
4.2.2支持800MHzFSB的i875P/i865系列芯片組
4.2.3支持LGA775封裝的i925X/i915系列芯片組
第5章主I/O總線PCI(X)和PCIExpress
5.1并行的PCI總線
5.1.1PCI總線結(jié)構(gòu)特征
5.1.2PCI總線信號(hào)和周期
5.1.3PCI總線仲裁
5.1.4PCI中斷處理和錯(cuò)誤處理
5.2并行的PCIX總線
5.2.1PCIX總線結(jié)構(gòu)特征
5.2.2PCI和PCIX總線的限制
5.3串行的PCIExpress總線
5.3.1PCIExpress總線結(jié)構(gòu)特征
5.3.2PCIExpress總線的拓?fù)浣Y(jié)構(gòu)
5.3.3PCIExpress設(shè)備的層次結(jié)構(gòu)
第6章I/O接口總線ATA和SCSI
6.1并行ATA總線
6.1.1并行ATA接口標(biāo)準(zhǔn)
6.1.2LBA與硬盤容量限制問題
6.1.3ATA線纜與主從驅(qū)動(dòng)器
6.2串行ATA總線
6.2.1串行ATA接口規(guī)范
6.2.2主機(jī)控制器接口規(guī)范
6.3并行SCSI總線
6.3.1SCSI標(biāo)準(zhǔn)
6.3.2SCSI總線信號(hào)和階段
6.3.3SCSI與ATA比較
第7章I/O接口總線USB和IEEE1394
7.1前期PC串、并接口和SuperI/O芯片
7.1.1PC傳統(tǒng)的串、并口
7.1.2SuperI/O芯片和LPC總線
7.2USB串行總線
7.2.1USB系統(tǒng)拓?fù)浣Y(jié)構(gòu)
7.2.2USB總線主要特征
7.2.3USB總線的包傳輸
7.3IEEE1394串行總線
7.3.1IEEE1394系統(tǒng)拓?fù)浣Y(jié)構(gòu)
7.3.2IEEE1394總線主要特征
7.3.3IEEE1394協(xié)議集和包傳輸
第8章新一代64位處理器
8.1IA64體系結(jié)構(gòu)
8.1.1IA64基本概念
8.1.2IA64通常組織
8.1.3IA64指令格式
8.2EPIC技術(shù)
8.2.1斷定式執(zhí)行
8.2.2推測(cè)裝入
8.2.3高級(jí)裝入
8.3Itanium處理器
8.3.1Itanium處理器結(jié)構(gòu)
8.3.2Itanium的硬、軟件協(xié)合
8.4x8664體系結(jié)構(gòu)及EM64技術(shù)
8.4.1AMD的x8664體系結(jié)構(gòu)
8.4.2Intel的EM64技術(shù)
8.5Intel下一代處理器架構(gòu)
8.5.1PentiumM處理器性能啟示
8.5.2PARROT結(jié)構(gòu)
8.5.3下一代處理器的Merom架構(gòu)