數(shù)字電路實驗

第1章 數(shù)字電路實驗基礎(chǔ)知識
1.1 實驗要求
1.2 邏輯電路圖的3種形式
1.3 數(shù)字電路的安裝技術(shù)
1.4 數(shù)字電路的調(diào)試技術(shù)與故障處理
1.5 數(shù)字電路實驗注意事項
第2章 數(shù)字電路實驗
2.1 實驗儀器的使用及門電路邏輯功能的測試
2.2 TTL與非門應(yīng)用
2.3 OC門與TS門
2.4 組合電路的設(shè)計
2.5 編碼器
2.6 譯碼器及數(shù)碼顯示
2.7 數(shù)據(jù)選擇器
2.8 RS觸發(fā)器與D觸發(fā)器
2.9 JK觸發(fā)器
2.10 集成移位寄存器及其應(yīng)用
2.11 集成計數(shù)器及應(yīng)用
2.12 移位寄存型計數(shù)器
2.13 時序電路
2.14 波形的產(chǎn)生及單穩(wěn)態(tài)觸發(fā)器
2.15 555定時器的應(yīng)用
2.16 數(shù)字秒表
2.17 拔河游戲機(jī)
2.18 數(shù)字頻率計
第3章 計算機(jī)輔助實驗
3.1 數(shù)字電路邏輯功能的測試
3.2 加法器
3.3 計數(shù)器及譯碼顯示
3.4 CMOS門電路在波形產(chǎn)生與整形中的應(yīng)用
3.5 555時基電路測試
3.6 D／A與A／D轉(zhuǎn)換電路
3.7 智力搶答器
3.8 家用電扇控制器
3.9 交通控制器
3.10 數(shù)字鐘
第4章 可編程邏輯器件設(shè)計仿真實驗
4.1 用MAx+plusⅡ軟件設(shè)計組合邏輯電路
4.2 用VHDL語言設(shè)計門電路及比較器
4.3 用VHDL語言設(shè)計編碼器和譯碼器
4.4 用VHDL語言設(shè)計觸發(fā)器及寄存器
4.5 用VHDL語言設(shè)計同步計數(shù)器及分頻器
附錄A 數(shù)字實驗箱簡介
附錄B 示波器使用簡介
附錄C Multisim 2001電路仿真軟件簡介
附錄D 可編程邏輯器件及MAX+plusⅡ軟件簡介
附錄E 數(shù)字電路描述語言VHDL簡介
附錄F 集成電路管腳排列圖
參考文獻(xiàn)