數(shù)字電子技術(shù)

第1章 數(shù)制與邏輯函數(shù)
1.1 數(shù)制和碼制
1.1.1 數(shù)制
1.1.2 不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1.2 編碼
1.2.1 二一十進(jìn)制碼（BCD碼）
1.2.2 格雷碼
1.3 邏輯代數(shù)概述
1.3.1 基本概念
1.3.2 邏輯運(yùn)算
1.4 邏輯代數(shù)運(yùn)算的基本公式、定律和基本規(guī)則
1.4.1 基本公式
1.4.2 基本規(guī)則
1.4.3 幾個常用公式
1.4.4 邏輯函數(shù)的基本表示方法
1.5 邏輯函數(shù)的化簡
1.5.1 邏輯函數(shù)的公式化簡法
1.5.2 邏輯函數(shù)的圖形化簡法
1.5.3 具有約束項(xiàng)的邏輯函數(shù)的化簡
1.6 實(shí)踐與應(yīng)用——TTL邏
輯測試儀的安裝與調(diào)試
本章小結(jié)
習(xí)題與思考題
第2章 集成邏輯門
2.1 邏輯門電路概述
2.1.1 邏輯門電路基本概念
2.1.2 基本邏輯門
2.2 典型集成邏輯門
2.2.1 典型TTL集成邏輯門
2.2.2 典型CMOS集成邏輯門
2.2.3 復(fù)合門電路
2.3 集成邏輯門的主要性能指標(biāo)
2.3.1 邏輯電平和抗干擾能力
2.3.2 帶負(fù)載能力
2.3.3 工作速度（開關(guān)速度）
2.3.4 功耗
2.4 集成邏輯門的使用常識
2.4.1 使用TTL電路應(yīng)注意的問題
2.4.2 使用CMOS電路應(yīng)注意的問題
2.5 實(shí)踐與應(yīng)用——微電機(jī)控制電路
本章小結(jié)
習(xí)題與思考題
第3章 組合邏輯電路
3.1 組合邏輯電路概述
3.1.1 組合邏輯電路的特點(diǎn)及分類
3.1.2 組合邏輯電路的分析方法
3.1.3 組合邏輯電路的設(shè)計(jì)方法
3.2 典型MSI組合邏輯電路
3.2.1 加法器
3.2.2 數(shù)值比較器
3.2.3 編碼器
3.2.4 譯碼器及應(yīng)用
3.2.5 數(shù)據(jù)選擇器及應(yīng)用
3.3 組合邏輯電路中的競爭與冒險(xiǎn)
3.3.1 競爭與冒險(xiǎn)
3.3.2 競爭與冒險(xiǎn)的識別
3.3.3 冒險(xiǎn)現(xiàn)象的消除
3.4 實(shí)踐與應(yīng)用——搶答器設(shè)
計(jì)與制作
本章小結(jié)
習(xí)題與思考題
第4章 集成觸發(fā)器
4.1 集成觸發(fā)器概述
4.1.1 集成觸發(fā)器的概念及分類
4.1.2 基本RS觸發(fā)器
4.1.3 同步RS觸發(fā)器
4.2 典型集成觸發(fā)器
4.2.1 邊沿觸發(fā)器
4.2.2 維持阻塞觸發(fā)器
4.2.3 主從觸發(fā)器
4.2.4 帶直接置位端和直接復(fù)位端的集成時鐘觸發(fā)器
4.2.5 觸發(fā)器之間的相互轉(zhuǎn)換
4.3 實(shí)踐與應(yīng)用——電子秒表的設(shè)計(jì)
本章小結(jié)
習(xí)題與思考題
第5章 時序邏輯電路
5.1 時序邏輯電路概述
5.1.1 時序邏輯電路的概念
5.1.2 時序邏輯電路的功能描述方法
5.1.3 時序邏輯電路的分類
5.2 時序邏輯電路的分析
5.2.1 同步時序邏輯電路的分析方法
5.2.2 異步時序邏輯電路的分析方法
5.3 典型MSI時序邏輯電路
5.3.1 寄存器
5.3.2 計(jì)數(shù)器及應(yīng)用
5.3.3 脈沖分配器及應(yīng)用
5.4 實(shí)踐與應(yīng)用——定時電路
本章小結(jié)
習(xí)題與思考題
第6章 存儲器
6.1 存儲器概述
6.1.1 存儲器的基本概念
6.1.2 存儲器的分類
6.2 只讀存儲器及應(yīng)用
6.3 存儲器的應(yīng)用
6.4 隨機(jī)存取存儲器(RAM)及應(yīng)用
6.4.1 RAM的結(jié)構(gòu)
6.4.2 RAM的存儲單元
……
第7章 脈沖波形的產(chǎn)生與整形
第8章 數(shù)模和模數(shù)轉(zhuǎn)換
第9章 可編程邏輯器件及其
主要參考書目