XILINX數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)

1 概述
  1.1 數(shù)字系統(tǒng)與專用集成電路(ASIC)
  1.2 數(shù)字系統(tǒng)的工藝集成技術(shù)與現(xiàn)場集成技術(shù)
2 Xilinx現(xiàn)場可編程邏輯器件的結(jié)構(gòu)原理
  2.1 Xilinx可編程邏輯器件的分類
  2.2 Xilinx低成本普及型FPGA的結(jié)構(gòu)及工作原理
  2.3 Xilinx高密度系統(tǒng)級FPGA的結(jié)構(gòu)與工作原理
  2.4 Xilinx CPLD的基本結(jié)構(gòu)與工作原則
3 開發(fā)系統(tǒng)與設(shè)計(jì)流程
  3.1 概述
  3.2 FPGA現(xiàn)場集成的設(shè)計(jì)流程
  3.3 Foundation開發(fā)系統(tǒng)
  3.4 開發(fā)系統(tǒng)的環(huán)境設(shè)定
  3.5 IP Core資源的使用及Core Generator工具
  3.6 設(shè)計(jì)實(shí)例
  3.7 ISE開發(fā)系統(tǒng)
4 VHDL設(shè)計(jì)方法
  4.1 概述
  4.2 VHDL的模型結(jié)構(gòu)
  4.3 VHDL語言的基本要素
  4.4 VHDL基本描述語句
  4.5 VHDL設(shè)計(jì)的庫、程序包和配置
  4.6 VHDL的基本設(shè)計(jì)
5 數(shù)字系統(tǒng)設(shè)計(jì)與現(xiàn)場集成技巧
  5.1 同步電路設(shè)計(jì)技巧
  5.2 多級邏輯設(shè)計(jì)技巧
  5.3 數(shù)字系統(tǒng)的FPGA現(xiàn)場集成設(shè)計(jì)中的基本問題
  5.4 FPGA應(yīng)用設(shè)計(jì)中的技巧
  5.5 高速電路設(shè)計(jì)
6 現(xiàn)場集成技術(shù)的應(yīng)用
  6.1 鎖相環(huán)技術(shù)在現(xiàn)場集成設(shè)計(jì)中的應(yīng)用
  6.2 線性反饋移位寄存器LFSR的現(xiàn)場集成設(shè)計(jì)
  6.3 PCI總線接口的現(xiàn)場集成設(shè)計(jì)
  6.4 1.6GB/s DDR SDRAM控制器的現(xiàn)場集成設(shè)計(jì)
附錄
參考文獻(xiàn)