數(shù)字電子技術基礎

第1章 數(shù)字邏輯基礎
1.1 概述
1.1.1 數(shù)字技術的特點
1.1.2 數(shù)字電路的發(fā)展
1.1.3 數(shù)字電路的研究對象、分析工具及描述方法
1.2 數(shù)制與碼制
1.2.1 基數(shù)、位權(quán)的基本概念
1.2.2 幾種常用的數(shù)制
1.2.3 數(shù)制之間的相互轉(zhuǎn)換
1.2.4 碼制
1.3 三種基本邏輯運算
1.3.1 與運算
1.3.2 或運算
1.3.3 非運算
1.3.4 常用復合邏輯
1.4 邏輯代數(shù)的基本定理
1.4.1 邏輯代數(shù)的基本定律
1.4.2 基本規(guī)則
1.4.3 基本定律的應用
1.5 邏輯函數(shù)及其表示方法
1.5.1 邏輯函數(shù)的定義
1.5.2 邏輯函數(shù)的表示方法
1.6 邏輯函數(shù)的化簡
1.6.1 邏輯函數(shù)化簡的意義
1.6.2 代數(shù)化簡法
1.6.3 卡諾圖化簡法
1.7 VHDL語言基礎
1.7.1 VHDL語言的標識符、常量及信號
1.7.2 VHDL的數(shù)據(jù)類型
1.7.3 VHDL語言的運算操作符
1.7.4 VHDL語言的基本設計單元
本章小結(jié)
思考題與習題
第2章 邏輯門電路
2.1 最簡單的與、或、非門電路
2.1.1 二極管的開關特性
2.1.2 三極管的開關特性
2.1.3 簡單的與、或、非門電路
2.2 TTL與非門電路
2.2.1 TTL與非門的工作原理
2.2.2 TTL與非門的外特性
2.2.3 TTL與非門的主要參數(shù)
2.2.4 抗飽和TTL電路
2.2.5 集電極開路與非門和三態(tài)與非門
2.3 CMOS門電路
2.3.1 NMOS邏輯門電路
2.3.2 CMOS邏輯門電路
2.3.3 CMOS傳輸門
2.4 邏輯門電路使用中的幾個實際問題
2.4.1 各種門電路之間的接口問題
2.4.2 多余輸入端的處理措施
2.4.3 集成邏輯門器件的選擇
本章小結(jié)
思考題與習題
第3章 組合邏輯電路
3.1 概述
3.1.1 組合邏輯電路的特點
3.1.2 組合邏輯電路邏輯功能描述方式
3.1.3 本章重點學習內(nèi)容
3.2 組合邏輯電路的分析方法
3.3 小規(guī)模組合邏輯電路的設計方法
3.4 常用組合邏輯功能器件
3.4.1 編碼器
3.4.2 譯碼器
3.4.3 數(shù)據(jù)分配器與數(shù)據(jù)選擇器
3.4.4 加法器
3.4.5 數(shù)值比較器
3.5 組合邏輯電路中的競爭-冒險
3.5.1 產(chǎn)生競爭-冒險的原因
3.5.2 冒險現(xiàn)象的判別
3.5.3 消除冒險現(xiàn)象的方法
3.6 常用組合邏輯功能器件的VHDL語言描述
3.6.1 VHDL語言的主要描述語句
3.6.2 常用組合邏輯功能器件的VHDL描述
本章小結(jié)
思考題與習題
第4章 觸發(fā)器
第5章 時序邏輯電路
第6章 半導體存儲器
第7章 脈沖波形的產(chǎn)生與變換
第8章 數(shù)/模與模/數(shù)轉(zhuǎn)換電路
第9章 可編程邏輯器件
第10章 VHDL在數(shù)字系統(tǒng)分析與設計中的應用舉例
參考文獻