EDA技術(shù)及可編程器件應(yīng)用實(shí)訓(xùn)

第1章 電子系統(tǒng)及電子系統(tǒng)設(shè)計(jì)概論
1. 1 電子系統(tǒng)
1. 1. 1 什么叫電子系統(tǒng)
1. 1. 2 電子系統(tǒng)設(shè)計(jì)自動(dòng)化
1. 2 VLSI器件
1. 2. 1 VLSI的分類(lèi)和芯片布圖模式
1. 2. 2 可編程邏輯器件 PLD
1. 3 數(shù)字電子系統(tǒng)設(shè)計(jì)的流程
1. 3. 1 設(shè)計(jì)方法之一 自頂向下設(shè)計(jì)法Top-Down Design
1. 3. 2 設(shè)計(jì)方法之二 自底向上設(shè)計(jì)法Bottom-Up Design
1. 3. 3 設(shè)計(jì)方法之三
1. 4 EDA的主要領(lǐng)域
1. 4. 1 硬件描述語(yǔ)言
1. 4. 2 模擬驗(yàn)證
1. 4. 3 綜合技術(shù)
1. 4. 4 測(cè)試診斷
1. 4. 5 邏輯設(shè)計(jì)形式驗(yàn)證
1. 4. 6 工程實(shí)現(xiàn)
1. 5 EDA系統(tǒng)的構(gòu)成
1. 6 未來(lái)EDA技術(shù)
思考題
第2章 可編程邏輯器件及編程開(kāi)發(fā)技術(shù)
2. 1 可編程邏輯器件概述
2. 2 可編程邏輯器件基本結(jié)構(gòu)
2. 2. 1 組合邏輯和時(shí)序邏輯的邏輯函數(shù)表示式
2. 2. 2 PLD器件基本模型
2. 3 PAL和GAL器件基本結(jié)構(gòu)
2. 3. 1 PAL器件的基本結(jié)構(gòu)
2. 3. 2 GAL器件的基本結(jié)構(gòu)
2. 4 CPLD基本結(jié)構(gòu)
2. 4. 1 Xilinx公司XC7300系列器件結(jié)構(gòu)
2. 4. 2 Altera公司MAX7000系列器件結(jié)構(gòu)
2. 4. 3 Lattice公司pLSI／ispLSI1000系列器件結(jié)構(gòu)
2. 5 FPGA基本結(jié)構(gòu)
2. 5. 1 Altera公司FLEXl0K系列FPGA器件結(jié)構(gòu)
2. 5. 2 Xilinx公司XCA000系列FPGA器件基本結(jié)構(gòu)
2. 6 CPLD和FPGA器件的編程與適配技術(shù)
2. 6. 1 編程與適配
2. 6. 2 在系統(tǒng)編程技術(shù)
2. 6. 3 IEEE邊界掃描測(cè)試標(biāo)準(zhǔn)及編程標(biāo)準(zhǔn)
思考題
第3章 數(shù)字系統(tǒng)EDA開(kāi)發(fā)工具軟件
3. 1 MAX PlusⅡ概述
3. 1. 1 MAX PlusⅡ簡(jiǎn)介
3. 1. 2 MAX PlusⅡ的工具菜單及快捷按鈕
3. 2 MAX PlusⅡ的基本操作
3. 2. 1 MAX PlusⅡ的安裝及初次設(shè)置
3. 2. 2 MAX PlusⅡ的設(shè)計(jì)流程
3. 3 MAX PlusⅡ的原理圖輸入設(shè)計(jì)法
3. 3. 1 設(shè)計(jì)項(xiàng)目的建立一頂層采用原理圖設(shè)計(jì)輸入法
3. 3. 2 設(shè)計(jì)項(xiàng)目的編譯與適配
3. 3. 3 設(shè)計(jì)項(xiàng)目的仿真與時(shí)序分析
3. 3. 4 設(shè)計(jì)項(xiàng)目編程／適配 下載到器件
3. 4 MAX PlusⅡ文本輸入設(shè)計(jì)法
3. 5 MAX PlusⅡ的波形輸入設(shè)計(jì)法
3. 6 MAX PlusⅡ的層次化設(shè)計(jì)
3. 7 從符號(hào)編輯人手的設(shè)計(jì)法 原理圖法的從上到下設(shè)計(jì)法
3. 8 ispLSI開(kāi)發(fā)軟件
3. 8. 1 LatticeispEXPERT的安裝
3. 8. 2 LatticeispEXPERT的原理圖輸入設(shè)計(jì)法
3. 8. 3 LatticeispEXPERT下VHDL語(yǔ)言和電路圖混合輸入
3. 8. 4 LatticeispEXPERT下宏調(diào)用的VHDL設(shè)計(jì)法
3. 8. 5 在VHDL文本中鎖定引腳設(shè)計(jì)法舉例
思考題
第4章 硬件描述語(yǔ)言VHDL
4. 1 硬件描述語(yǔ)言概述
4. 2 VHDL程序基本結(jié)構(gòu)
4. 2. 1 VHDL程序的基本結(jié)構(gòu)與程序設(shè)計(jì)舉例
4. 2. 2 實(shí)體 Entity
4. 2. 3 結(jié)構(gòu)體 Architecture
4. 2. 4 配置 Configuration
4. 3 VHDL的基本數(shù)據(jù)類(lèi)型及運(yùn)算操作符
4. 3. 1 標(biāo)識(shí)符
4. 3. 2 數(shù)據(jù)對(duì)象
4. 3. 3 數(shù)據(jù)類(lèi)型
4. 3. 4 屬性
4. 3. 5 運(yùn)算符
4. 4 VHDL中的順序語(yǔ)句
4. 4. 1 變量賦值語(yǔ)句
4. 4. 2 信號(hào)賦值語(yǔ)句
4. 4. 3 if語(yǔ)句
4. 4. 4 case語(yǔ)句
4. 4. 5 loop語(yǔ)句
4. 4. 6 next語(yǔ)句
4. 4. 7 exit語(yǔ)句
4. 4. 8 null語(yǔ)句
4. 4. 9 wait語(yǔ)句
4. 4. 10 report語(yǔ)句
4. 4. 11 assert語(yǔ)句
4. 5 VHDL中的并行語(yǔ)句
4. 5. 1 進(jìn)程語(yǔ)句PROCESS
4. 5. 2 并行信號(hào)賦值語(yǔ)句
4. 5. 3 元件聲明／元件例化語(yǔ)句
4. 5. 4 塊語(yǔ)句
4. 5. 5 GENERATE生成語(yǔ)句
4. 6 程序包與庫(kù)
4. 6. 1 程序包
4. 6. 2 設(shè)計(jì)庫(kù)
4. 7 類(lèi)屬
4. 8 子程序
4. 8. 1 函數(shù)
4. 8. 2 過(guò)程
4. 8. 3 類(lèi)型轉(zhuǎn)換與重載
4. 9 描述風(fēng)格
4. 10 基本邏輯電路設(shè)計(jì)
4. 10. 1 組合邏輯電路設(shè)計(jì)
4. 10. 2 時(shí)序邏輯電路設(shè)計(jì)
4. 11 狀態(tài)機(jī)的VHDL設(shè)計(jì)
4. 11. 1 狀態(tài)機(jī)的基本結(jié)構(gòu)和功能
4. 11. 2 狀態(tài)機(jī)的VHDL設(shè)計(jì)
思考題
第5章 設(shè)計(jì)進(jìn)階
5. 1 在MAX Plus II中的一題多解
5. 1. 1 純狀態(tài)轉(zhuǎn)移描述法
5. 1. 2 編碼精簡(jiǎn)計(jì)數(shù)式狀態(tài)機(jī)描述法
5. 1. 3 VHDL文本描述法完成設(shè)計(jì)
5. 2 CIC_310智能型數(shù)字開(kāi)發(fā)系統(tǒng)中的多任務(wù)電路結(jié)構(gòu)重配置設(shè)計(jì)
5. 2. 1 原理圖法作一個(gè)門(mén)電路的設(shè)計(jì) 任務(wù)一
5. 2. 2 可預(yù)置-加／減可逆16位二進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 任務(wù)二
5. 2. 3 多任務(wù)電路結(jié)構(gòu)重配置 對(duì)同一個(gè)可編程器件
5. 3 MAX Plus II中的器件庫(kù)和IP核的使用
5. 3. 1 基本元件庫(kù)
5. 3. 2 參數(shù)化兆功能模塊庫(kù)
5. 3. 3 參數(shù)化兆功能模塊的使用
思考題
第6章 EDA設(shè)計(jì)實(shí)踐
6. 1 邏輯功能部件設(shè)計(jì)實(shí)踐
6. 1. 1 用庫(kù)元件設(shè)計(jì)電路
6. 1. 2 實(shí)用計(jì)數(shù)器
6. 2 ASM圖與交通燈控制器
6. 2. 1 ASM圖
6. 2. 2 交通燈控制器
6. 3 彩燈控制器
6. 4 音樂(lè)發(fā)生及及簡(jiǎn)易電子琴的設(shè)計(jì)
6. 5 數(shù)字電子鐘
6. 6 多波形發(fā)生器的設(shè)計(jì)
6. 7 模擬電壓信號(hào)的檢測(cè)
6. 8 設(shè)計(jì)課題布置
6. 8. 1 點(diǎn)陣式彩燈控制器的設(shè)計(jì)
6. 8. 2 數(shù)字顯示頻率計(jì)的設(shè)計(jì)
6. 8. 3 電子數(shù)字式跑表的設(shè)計(jì)
6. 8. 4 數(shù)字顯示電子鬧鐘的設(shè)計(jì)
6. 8. 5 數(shù)字萬(wàn)年歷的設(shè)計(jì)
6. 8. 6 數(shù)顯式電阻阻值測(cè)試儀的設(shè)計(jì)
6. 8. 7 數(shù)顯式NPN晶體管 值測(cè)試儀的設(shè)計(jì)
6. 8. 8 可控多波形發(fā)生器的設(shè)計(jì)
6. 8. 9 數(shù)字顯示模擬電壓表的設(shè)計(jì)
6. 8. 10 數(shù)字顯示帶定時(shí)的4路輸入搶答器的設(shè)計(jì)
6. 8. 11 數(shù)字密碼鎖的設(shè)計(jì)
6. 8. 12 汽車(chē)尾燈控制系統(tǒng)的設(shè)計(jì)
6. 8. 13 自動(dòng)售貨機(jī)控制系統(tǒng)
6. 8. 14 NRZ碼到HDB3碼的變換
6. 8. 15 對(duì)交通燈控制系統(tǒng)作出改進(jìn)性的設(shè)計(jì)
思考題
第7章 教學(xué)實(shí)驗(yàn)箱的原理
7. 1 EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的基本硬件配置
7. 2 配套開(kāi)發(fā)軟件資源
7. 3 理工達(dá)盛實(shí)驗(yàn)儀部分硬件接口板原理
7. 3. 1 ispLSI1032-70LJ84芯片適配器接口板
7. 3. 2 下載電纜安全使用
7. 3. 3 芯片適配器接口EPM7128SLC84-15及EPF10K10LC84-4
7. 3. 4 8位數(shù)碼管及16X16點(diǎn)陣管顯示接口板
7. 3. 5 16×16 色點(diǎn)陣管的原理
7. 3. 6 顯示漢字原理
7. 3. 7 按鍵接口板
7. 3. 8 撥碼開(kāi)關(guān)接口板
7. 3. 9 發(fā)光二極管顯示接口板
7. 3. 10 蜂鳴器接口板
7. 3. 11 AD558數(shù)／模轉(zhuǎn)換器和LM358N單電源雙運(yùn)放接口板
7. 3. 12 時(shí)鐘源接口板
7. 3. 13 理工達(dá)盛實(shí)驗(yàn)箱部分重要的中小規(guī)模IC芯片
7. 4 掌宇CIC_310實(shí)驗(yàn)儀硬件電路原理
7. 4. 1 CIC_310實(shí)驗(yàn)箱EPFl0K10LC84-4下載板
7. 4. 2 CIC_310實(shí)驗(yàn)箱EPF8282ALC84-4下載板
7. 4. 3 CIC_310實(shí)驗(yàn)箱箱座I／O板
7. 4. 4 以EPF8282ALC84-4為基準(zhǔn)的各種別的下載板引腳對(duì)照表
7. 4. 5 EPF8282ALC84-4下載板電路圖
7. 4. 6 EPF8282ALC84-4下載板面板圖及EPF10K10LC84-4下載板面板圖
7. 4. 7 CIC_310實(shí)驗(yàn)儀的I／O實(shí)驗(yàn)板
7. 4. 8 邏輯輸入開(kāi)關(guān) Logic Input Switch
7. 4. 9 輸人輸出檢測(cè)用LED顯示器 Logic Led Display
7. 4. 10 并列或串行之六位數(shù)七段LED顯示 Parallel Serial 7-Seg-ment Display
7. 4. 11 脈沖信號(hào)產(chǎn)生器
7. 4. 12 矩陣式鍵盤(pán)的原理及用法
7. 5 部分芯片功能引腳圖
7. 6 設(shè)計(jì)指導(dǎo)與注意事項(xiàng)
參考文獻(xiàn)