CPID/FPGA 與ASIC 設計實踐教程

第1章緒論
1.1EDA技術的發(fā)展史
1.2CPLD／FPGA的發(fā)展史
1.2.1數(shù)字集成電路的分類
1.2.2可編程邏輯器件的發(fā)展史
1.3EDA技術的基本設計方法
1.3.1數(shù)字電路設計的基本方法
1.3.2現(xiàn)代數(shù)字系統(tǒng)的設計方法
1.3.3CPLD／FPGA設計流程
1.4常用EDA設計工具介紹
1.4.1電子電路設計與仿真工具
1.4.2PCB設計軟件
1.4.3IC設計軟件
1.4.4CPLD／FPGA設計工具
思考與練習題
第2章可編程邏輯器件基礎
2.1PLD器件及其分類
2.1.1PLD器件
2.1.2PLD的分類
2.2可編程邏輯器件結(jié)構(gòu)簡介
2.2.1標準門單元.電路示意及PAL等效圖
2.2.2PLD的邏輯表示方法
2.2.3PLD的基本結(jié)構(gòu)
2.3CPLD／FPGA的結(jié)構(gòu)和原理
2.3.1EPLD和CPLD的基本結(jié)構(gòu)
2.3.2FPGA的基本結(jié)構(gòu)
2.4CPLD／FPGA器件的編程
2.4.1Altera公司的EPLD／CPLD器件及配置與編程
2.4.2Lattice公司的ISP-CPLD器件及編程
2.4.3Xilinx公司的CPLD／FPGA器件的編程
2.4.4CPLD／FPGA通用下載
2.5邊界掃描測試技術
思考與練習題
第3章EDA工具應用設計實踐
3.1QuartusⅡ簡介
3.2QuartusⅡ的使用方法
3.2.1原理圖輸入法
3.2.2HDL輸入法
思考與練習題
第4章數(shù)字系統(tǒng)與VerilogHDL描述
4.1VerilogHDL的一般結(jié)構(gòu)
4.1.1電子系統(tǒng).電路.模塊
4.1.2VerilogHDL模塊的結(jié)構(gòu)
4.1.3VerilogHDL模塊的描述
4.2數(shù)字電路的VerilogHDL模型與設計
4.2.1交通燈監(jiān)視電路設計
4.2.24位二進制數(shù)／8421BCD碼
4.2.3函數(shù)發(fā)生器設計
4.2.4四選一數(shù)據(jù)選擇器
4.2.5三進制計數(shù)器設計
4.2.6移位寄存器設計
4.2.7偽隨機序列信號發(fā)生器設計
思考與練習題
第5章VerilogHDL語言基礎
5.1為什么要用VerilogHDl
5.1.1VerilogHDL的發(fā)展史
5.1.2傳統(tǒng)數(shù)字電路設計方法的回顧
5.2VerilogHDL基礎語法
5.2.1詞法
5.2.2數(shù)據(jù)類型
5.2.3運算符及表達式
*5.2.4系統(tǒng)任務與系統(tǒng)函數(shù)
5.3VerilogHDL行為描述
5.3.1行為描述的結(jié)構(gòu)
5.3.2語句塊
5.3.3控制語句
5.3.4賦值語句
5.3.5任務與函數(shù)結(jié)構(gòu)
5.3.6時序控制
5.3.7用戶定義的原語
思考與練習題
第6章VerUogHDL設計實例與設計進階
6.1組合邏輯電路設計
6.1.1基本的門電路
6.1.2數(shù)據(jù)比較器
6.1.3編碼器和譯碼器設計
6.2時序邏輯電路設計
6.2.1觸發(fā)器設計
6.2.2數(shù)據(jù)鎖存器設計
6.2.3數(shù)據(jù)寄存器設計
6.2.4移位寄存器設計
6.2.5計數(shù)器設計
6.3狀態(tài)機設計
6.3.1狀態(tài)機的結(jié)構(gòu)
6.3.2利用VerilogHDL設計狀態(tài)機
6.4設計方法與技巧
6.4.1綜合的一般原則
6.4.2HDL編碼指導
6.4.3如何消除毛刺
6.4.4阻塞賦值與非阻塞賦值的區(qū)別
6.4.5代碼對綜合的影響
6.4.6用always塊實現(xiàn)較復雜的組合邏輯電路
6.4.7VerilogHDL中函數(shù)的使用
6.4.8VerilogHDL中任務的使用
思考與練習題
第7章綜合設計實例
7.1籃球30s可控計時器設計
7.2設計汽車尾燈控制電路
7.3交通控制燈邏輯電路設計
7.4簡易電子鐘設計
7.5環(huán)形計數(shù)器與扭環(huán)形計數(shù)器
7.6洗衣機控制電路設計
7.78位可逆計數(shù)器和三角波發(fā)生器
7.8簡易數(shù)字頻率計
思考與練習題
第8章設計實驗項目
8.1可逆四位碼變換器
8.2可逆計數(shù)器
8.3設計一個步進電機脈沖分配器電路
8.4偽隨機信號產(chǎn)生器
8.5舞臺彩燈控制電路
8.6數(shù)字跑表電路設計
8.7設計一個鬧時電路
8.8設計一個校時電路
8.9設計一個交通燈控制器
8.10設計一個順序控制器
8.11數(shù)字頻率計設計
8.12設計一個數(shù)字電控密碼鎖
8.13多功能數(shù)字鐘設計
參考文獻
附錄重VerilogHDL關鍵字
附錄2現(xiàn)代EDA技術綜合實驗系統(tǒng)簡介