EDA與數(shù)字系統(tǒng)設(shè)計(jì)

緒論
0.1 數(shù)字系統(tǒng)設(shè)計(jì)的基本概念
0.2 數(shù)字系統(tǒng)設(shè)計(jì)方法簡(jiǎn)介
0.3 可編程邏輯器件簡(jiǎn)介
0.4 EDA軟件種類及各自特點(diǎn)
0.5 硬件描述語(yǔ)言簡(jiǎn)介
第1章 OuartusⅡ使用練習(xí)
1.1 QuartusⅡ概述
1.2 基于QuartusII的電路設(shè)計(jì)過(guò)程
1.3 計(jì)數(shù)器設(shè)計(jì)
1.4 掃描顯示電路
1.5 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
第2章 VHDL硬件描述語(yǔ)言
2.1 VHDL概述
2.1.1 VHDL的特點(diǎn)
2.1.2 VHDL語(yǔ)言的基本結(jié)構(gòu)
2.1.3 VHDL語(yǔ)言的實(shí)體(ENTITY)說(shuō)明語(yǔ)句
2.1.4 VHDL語(yǔ)言的結(jié)構(gòu)體(ARCHITECTURE)
2.1.5 程序包(PACKAGE)、庫(kù)(HBRARY)和USE語(yǔ)句
2.2 VHDL的數(shù)據(jù)類型和數(shù)據(jù)對(duì)象
2.2.1 VHDL的標(biāo)記
2.2.2 VHDL的數(shù)據(jù)類型
2.2.3 VHDL的運(yùn)算符
2.2.4 VHDL的數(shù)據(jù)對(duì)象
2.3 VHDL設(shè)計(jì)的基本語(yǔ)句
2.3.1 并行信號(hào)賦值語(yǔ)句
2.3.2 條件賦值語(yǔ)句WHEN-ELSE
2.3.3 選擇信號(hào)賦值語(yǔ)句WITH—SEIIECT
2.3.4 塊(BLOCK)語(yǔ)句
2.3.5 IF—ELSE語(yǔ)句
2.3.6 CASE.WHEN語(yǔ)句
2.3.7 FOR—LOOP語(yǔ)句
2.4 VHDL高級(jí)語(yǔ)句
2.4.1 進(jìn)程(PROCESS)語(yǔ)句
2.4.2 元件(COMPONENT)定義語(yǔ)句和元件例化(PORTMAP)語(yǔ)句
2.4.3 生成(GENERATE)語(yǔ)句
2.4.4 子程序(SUBPROGRAM)
2.4.5 程序包的設(shè)計(jì)
2.5 VHDL設(shè)計(jì)實(shí)例
2.5.1 常見(jiàn)的組合邏輯電路設(shè)計(jì)
2.5.2 常見(jiàn)的時(shí)序邏輯電路設(shè)計(jì)
2.5.3 狀態(tài)機(jī)設(shè)計(jì)
第3章 VerilogHDL硬件描述語(yǔ)言
3.1 VerilogHDL概述
3.1.1 VerilogHDL的特點(diǎn)
3.1.2 VerilogHDL的基本結(jié)構(gòu)
3.2 VerilogHDL語(yǔ)言要素
3.2.1 基本語(yǔ)法定義
3.2.2 數(shù)據(jù)類型
3.2.3 運(yùn)算符
3.2.4 VerilogHDL編譯向?qū)?br />3.2.5 系統(tǒng)任務(wù)與系統(tǒng)函數(shù)
3.3 VerilogHDL基本語(yǔ)句
3.3.1 賦值語(yǔ)句
3.3.2 條件語(yǔ)句
3.3.3 循環(huán)語(yǔ)句
3.3.4 塊語(yǔ)句
3.3.5 結(jié)構(gòu)化語(yǔ)句
3.3.6 任務(wù)與函數(shù)
3.4 VerilogHDL門(mén)元件和結(jié)構(gòu)描述
3.4.1 f門(mén)元件
3.4.2 門(mén)級(jí)結(jié)構(gòu)描述舉例
3.4.3 VerilogHDL程序設(shè)計(jì)的描述方式
3.5 仿真驗(yàn)證
3.6 可綜合性描述
3.7 設(shè)計(jì)實(shí)例
3.7.1 譯碼電路
3.7.2 編碼電路
3.7.3 數(shù)據(jù)分配器
3.7.4 同步計(jì)數(shù)器
3.7.5 移位寄存器
3.7.6 有限狀態(tài)機(jī)的設(shè)計(jì)
3.7.7 復(fù)雜邏輯電路設(shè)計(jì)
第4章 數(shù)字系統(tǒng)設(shè)計(jì)題目
4.1 多功能數(shù)字鐘的設(shè)計(jì)
4.1.1 設(shè)計(jì)要求
4.1.2 設(shè)計(jì)提示
4.2 數(shù)字式競(jìng)賽搶答器
4.2.1 設(shè)計(jì)要求
4.2.2 設(shè)計(jì)提示
4.3 數(shù)字頻率計(jì)
4.3.1 設(shè)計(jì)要求
4.3.2 設(shè)計(jì)提示
4.4 拔河游戲機(jī)
4.4.1 設(shè)計(jì)要求
4.4.2 設(shè)計(jì)提示
4.5 洗衣機(jī)控制器
4.5.1 設(shè)計(jì)要求
4.5.2 設(shè)計(jì)提示
4.6 電子密碼鎖
4.6.1 設(shè)計(jì)要求
4.6.2 設(shè)計(jì)提示
4.7 脈沖按鍵電話按鍵顯示器
4.7.1 設(shè)計(jì)要求
4.7.2 設(shè)計(jì)提示
4.8 乘法器
4.8.1 設(shè)計(jì)要求
4.8.2 設(shè)計(jì)提示
4.9 乒乓球比賽游戲機(jī)
4.9.1 設(shè)計(jì)要求
4.9.2 設(shè)計(jì)提示
4.10 具有四種信號(hào)燈的交通燈控制器
4.10.1 設(shè)計(jì)要求
4.10.2 設(shè)計(jì)提示
4.11 出租車(chē)自動(dòng)計(jì)費(fèi)器
4.11.1 設(shè)計(jì)要求
4.11.2 設(shè)計(jì)提示
4.12 自動(dòng)售郵票機(jī)
4.12.1 設(shè)計(jì)要求
4.12.2 設(shè)計(jì)提示
4.13 電梯控制器
4.13.1 設(shè)計(jì)要求
4.13.2 設(shè)計(jì)提示
附錄
附錄A MAX＋PLUS使用練習(xí)
附錄B 部分?jǐn)?shù)字系統(tǒng)設(shè)計(jì)VHDL參考代碼
B.1 多功能數(shù)字鐘主控電路
B.2 數(shù)字式競(jìng)賽搶答器主控電路
B.3 洗衣機(jī)控制器主控電路
B.4 密碼鎖主控電路
B.5 乘法器主控電路
B.6 乒乓球比賽游戲機(jī)主控電路
B.7 具有四種信號(hào)燈的交通燈控制器主控電路
B.8 出租車(chē)自動(dòng)計(jì)費(fèi)器主控電路
B.9 自動(dòng)售郵票機(jī)主控電路
B.10 電梯控制器主控電路
附錄C 部分?jǐn)?shù)字系統(tǒng)設(shè)計(jì)VerilogHDL參考
代碼
C.1 多功能數(shù)字鐘主控電路
C.2 數(shù)字式競(jìng)賽搶答器主控電路
C.3 洗衣機(jī)控制器主控電路
C.4 電子密碼鎖主控電路
C.5 乘法器主控電路
C.6 乒乓球比賽游戲機(jī)主控電路
C.7 具有四種信號(hào)燈的交通燈控制器主控電路
C.8 出租車(chē)自動(dòng)計(jì)費(fèi)器主控電路
C.9 自動(dòng)售郵票機(jī)主控電路
C.10 電梯控制器主控電路
附錄D VHDL標(biāo)準(zhǔn)程序包文件
附錄E 開(kāi)發(fā)板簡(jiǎn)介
E.1 DE2開(kāi)發(fā)板簡(jiǎn)介
E.2 DE2中目標(biāo)芯片與其他硬件資源的引腳連接
E.3 HF03型EDA實(shí)驗(yàn)箱
E.4 HF03中目標(biāo)芯片與其他硬件資源的引腳連接
參考文獻(xiàn)