SOPC設計基礎與實踐

第一篇 Nios CPU及外設
第1章 NiOS CPU
1.1 指令總線主端口
1.2 數(shù)據(jù)總線主端口
1.3 高速緩存
1.4 移位單元
1.5 乘法支持
1.6 中斷支持
1.7 Nios片上調試模塊(OCI模式)
第2章 Nios CPU編程模型
2.1 寄存器
2.2 存儲器結構
2.3 尋址方式
2.4 程序流程控制
2.5 異常事件
2.6 流水線
第3章 Avalon總線
3.1 概述
3.2 術語和概念
3.3 Avalon總線傳輸
3.4 Avalon從端口傳輸
3.5 Avalon主端口傳輸
3.6 高級Avalon總線傳輸
3.7 片外設備與Avalon總線的接口
3.8 Avalon總線地址對齊方式
3.9 連接到外部設備
第4章 外設的組織與使用
4.1 SOPC Builder與PTF文件
4.2 定時器
4.3 并行輸入/輸出口
4.4 異步收發(fā)器(UART)
4.5 DMA控制器
4.6 串行外圍設備接口(SPI)
第二篇 Quartus II應用入門
第5章 Quartus II應用基礎
5.1 原理圖工程
5.2 文本文件(Verilog)工程
5.3 文本文件(VHDL)工程
5.4 文本文件(AHDL)工程
5.5 混合工程(自底而上)
5.6 混合工程(自頂而下)
第6章 設計舉例
6.1 7段數(shù)碼管譯碼器(DE4-7)
6.2 8選l多路選擇器(MUL8_1)
6.3 計數(shù)器(CNTl000)
6.4 50 kHz分頻器
6.5 動態(tài)數(shù)碼管顯示(DISPLAY)
6.6 數(shù)字電子鐘(CLK)
6.7 數(shù)字頻率計(FREQ)
6.8 電子搶答器
6.9 出租車計價器
第7章 QuarIus II的工具
7.1 在線邏輯分析儀(SignalTap II)
7.2 TCL屏幕控制臺
第8章 Vbrilog語言設計舉例
8.1 數(shù)字電子鐘
8.2 數(shù)字頻率計
8.3 電子搶答器.
8.4 出租車計價器
第9章 VHDL語言設計舉例
9.1 數(shù)字電子鐘(CLK)
9.2 數(shù)字頻率計
9.3 電子搶答器.
9.4 出租車計價器
第三篇 Nios應用入門
第10章 SOPC B ujIder
10.1 創(chuàng)建工程項目
10.2 構造Nios CPU及其外設
第11章 GERMS監(jiān)控.
11.1 GERMS監(jiān)控簡介
11.2 Nios SDK Shell
11.3 Nios SDK Shell的命令
第12章 Nios CPU系統(tǒng)擴展
12.1 擴展外部SRAM
12.2 擴展外部Flash
12.3 串行配置器件
12.4 外部中斷
12.5 定時器
第13章 NiOS系統(tǒng)的接口實驗
13.1 模/數(shù)轉換(AJC0832)
13.2 數(shù)/模轉換(TLC5620)
13.3 鍵盤、顯示器控制器(7289A)
13.4 點陣液晶顯示器(16963C)
13.5 時鐘日歷(DSl337)
13.6 IC卡(24C01)
13.7 語音錄放(1SD25120)
第四篇 Nios II應用入門
第14章 SOPC Builder
14.1 創(chuàng)建工程項目
14.2 構造Nios II CPU及其外設
第15章 NiOS II IDE
15.1 新建工程
15.2 重新進入已有工程
第16章 NiOS CPU系統(tǒng)擴展
16.1 擴展外部SRAM
16.2 擴展外部Flash
16.3 串行配置器件
16.4 外部中斷
16.5 定時器
第17章 NiOS系統(tǒng)的接口實驗.
17.1 模/數(shù)轉換(ADC0832)
17.2 數(shù)/模轉換(ILC5620)
17.3 鍵盤、顯示器控制器(7289A)
17.4 點陣液晶顯示器(16963)
17.5 時鐘日歷(DSl337)
17.6 IC卡(24C01)
17.7 語音錄放(ISD25120)
附錄A 多功能電子學習機系統(tǒng)介紹
A.1 概述
附錄B FPGA系統(tǒng)模塊
B.1 FPGA模塊
B.2 靜態(tài)RAM模塊
B.3 Hash模塊
B.4 串行接口模塊
B.5 時鐘模塊
B.6 電源模塊
B.7 配置模塊
B.8 Nios模塊的引腳資源
附錄C 實驗顯示板
C.1 數(shù)碼管及其驅動
C.2 數(shù)碼管位驅動
C.3 用戶鍵盤
C.4 用戶邏輯指示器
C.5 用戶邏輯筆
C.6 連接件