數(shù)字系統(tǒng)原理與應(yīng)用（第九版）

第1章  基本概念
 目標
 引言
 1.1  數(shù)的表示
 1.2  數(shù)字系統(tǒng)和模擬系統(tǒng)
 1.3  數(shù)制
 1.4  二進制數(shù)量的表示
 1.5  數(shù)字電路/邏輯電路
 1.6  并行和串行傳輸
 1.7  存儲器
 1.8  數(shù)字計算機
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第2章  數(shù)制與代碼
 目標
 引言
 2.1  二進制到十進制的轉(zhuǎn)換
 2.2  十進制到二進制的轉(zhuǎn)換
 2.3  八進制
 2.4  十六進制
 2.5  BCD碼
 2.6  小結(jié)
 2.7  字節(jié). 半字節(jié). 字
 2.8  字符數(shù)字碼
 2.9  用于錯誤檢測的奇偶校驗法
 2.10  應(yīng)用
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第3章  邏輯電路的描述
 目標
 引言
 3.1  布爾常量和變量
 3.2  真值表
 3.3  或運算和或門
 3.4  與運算和與門
 3.5  非運算
 3.6  用代數(shù)法描述邏輯電路
 3.7  求邏輯電路的輸出值
 3.8  由布爾表達式畫出邏輯電路圖
 3.9  或非門和與非門
 3.10  布爾定理
 3.11  摩根定理
 3.12  與非門和或非門的一般性
 3.13  邏輯門的替代符號
 3.14  使用何種門表示法
 3.15  邏輯符號的IEEE/ANSI 標準
 3.16  邏輯電路描述方法小結(jié)
 3.17  硬件描述語言與程序設(shè)計語言比較
 3.18  用PLD實現(xiàn)邏輯電路
 3.19  HDL的格式和語法
 3.20  中間信號
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第4章  組合邏輯電路
 目標
 引言
 4.1  與或表達式
 4.2  化簡邏輯電路
 4.3  代數(shù)化簡法
 4.4  組合邏輯電路設(shè)計
 4.5  卡諾圖法
 4.6  異或和同或電路
 4.7  奇偶校驗發(fā)生器和檢驗器
 4.8  使能/禁止電路
 4.9  數(shù)字集成電路的基本特性
 4.10  數(shù)字系統(tǒng)的故障排除
 4.11  數(shù)字集成電路的內(nèi)部故障
 4.12  外部故障
 4.13  故障排除案例研究
 4.14  可編程邏輯器件
 4.15  HDL中的數(shù)據(jù)表示方法
 4.16  HDL的真值表輸入法
 4.17  HDL中的判斷控制結(jié)構(gòu)
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第5章  觸發(fā)器和相關(guān)器件
 目標
 引言
 5.1  與非門鎖存器
 5.2  或非門鎖存器
 5.3  故障排除案例研究
 5.4  時鐘信號與同步觸發(fā)器
 5.5  同步S-C觸發(fā)器
 5.6  同步JK觸發(fā)器
 5.7  同步D觸發(fā)器
 5.8  D鎖存器（透明鎖存器）
 5.9  異步輸入
 5.10  IEEE/ANSI符號
 5.11  觸發(fā)器的時間參數(shù)分析
 5.12  觸發(fā)器電路中的潛在時間問題
 5.13  主/從觸發(fā)器
 5.14  觸發(fā)器應(yīng)用
 5.15  觸發(fā)器的同步應(yīng)用
 5.16  輸入序列檢測
 5.17  數(shù)據(jù)存儲和傳輸
 5.18  串行數(shù)據(jù)傳輸：移位寄存器
 5.19  分頻和計數(shù)
 5.20  微機應(yīng)用
 5.21  施密特觸發(fā)器
 5.22  單穩(wěn)態(tài)觸發(fā)器
 5.23  時序電路分析
 5.24  時鐘脈沖產(chǎn)生電路
 5.25  集成觸發(fā)器電路的故障排除
 5.26  用HDL構(gòu)成時序電路
 5.27  邊沿觸發(fā)器件
 5.28  用多個元件構(gòu)成的HDL電路
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第6章  數(shù)字運算：原理和電路
 目標
 引言
 6.1  二進制加法
 6.2  有符號數(shù)的表示方法
 6.3  補碼系統(tǒng)中的加法
 6.4  補碼系統(tǒng)中的減法
 6.5  二進制數(shù)乘法
 6.6  二進制除法
 6.7  BCD碼加法
 6.8  十六進制運算
 6.9  運算電路
 6.10  并行二進制加法器
 6.11  全加器設(shè)計
 6.12  具有寄存器的并行加法器
 6.13  超前進位
 6.14  集成并行加法器
 6.15  補碼系統(tǒng)
 6.16  BCD碼加法器
 6.17  ALU集成電路
 6.18  IEEE/ANSI符號
 6.19  故障排除案例研究
 6.20  利用HDL中的TTL庫函數(shù)
 6.21  位數(shù)組的邏輯運算
 6.22  HDL加法器
 6.23  電路位容量的擴展
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第7章  計數(shù)器和寄存器
 目標
 引言
 7.1  異步計數(shù)器
 7.2  模數(shù) < 2N計數(shù)器
 7.3  IC異步計數(shù)器
 7.4  異步減法計數(shù)器
 7.5  異步計數(shù)器中的傳輸延遲
 7.6  同步計數(shù)器
 7.7  同步減法和可逆計數(shù)器
 7.8  可預(yù)置計數(shù)器
 7.9  74ALS193/HC193
 7.10  IEEE/ANSI屬性符號
 7.11  計數(shù)器譯碼
 7.12  譯碼中的干擾信號
 7.13  級聯(lián)BCD計數(shù)器
 7.14  同步計數(shù)器設(shè)計
 7.15  HDL基本計數(shù)器
 7.16  HDL中功能齊全的計數(shù)器
 7.17  LPM計數(shù)器
 7.18  狀態(tài)機
 7.19  集成電路寄存器
 7.20  并行輸入/并行輸出—74ALS174/74HC174
 7.21  串行輸入/串行輸出—4731B
 7.22  并行輸入/串行輸出—74ALS165/74HC165
 7.23  串行輸入/并行輸出—74ALS164/74HC164
 7.24  IEEE/ANSI寄存器符號
 7.25  移位寄存器型計數(shù)器
 7.26  故障排除
 7.27  HDL寄存器
 7.28  HDL環(huán)形計數(shù)器
 7.29  HDL單穩(wěn)態(tài)觸發(fā)器
 7.19~7.29節(jié)小結(jié)
 7.19~7.29節(jié)重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第8章  集成電路邏輯系統(tǒng)
 目標
 引言
 8.1  數(shù)字集成電路術(shù)語
 8.2  TTL邏輯系列
 8.3  TTL的主要參數(shù)
 8.4  TTL系列的特性
 8.5  TTL的負載能力和扇出系數(shù)
 8.6  TTL的其他性能
 8.7  MOS工藝
 8.8  MOSFET數(shù)字電路
 8.9  CMOS邏輯電路
 8.10  CMOS系列的特性
 8.11  低電壓工藝
 8.12  集電極開路/漏極開路輸出
 8.13  三態(tài)邏輯輸出
 8.14  高速總線接口邏輯
 8.15  ECL數(shù)字集成電路系列
 8.16  CMOS傳輸門
 8.17  IC接口
 8.18  TTL驅(qū)動CMOS
 8.19  CMOS驅(qū)動TTL
 8.20  模擬電壓比較器
 8.21  故障排除
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第9章  MSI 邏輯電路
 目標
 引言
 9.1  譯碼器
 9.2  BCD-7段譯碼器/驅(qū)動器
 9.3  液晶顯示器
 9.4  編碼器
 9.5  故障排除
 9.6  數(shù)據(jù)選擇器
 9.7  數(shù)據(jù)選擇器的應(yīng)用
 9.8  數(shù)據(jù)分配器
 9.9  關(guān)于故障排除的進一步討論
 9.10  數(shù)值比較器
 9.11  代碼轉(zhuǎn)換器
 9.12  數(shù)據(jù)總線
 9.13  74ALS173/HC173三態(tài)寄存器
 9.14  數(shù)據(jù)總線操作
 9.15  采用HDL的譯碼器
 9.16  HDL 7段譯碼器/驅(qū)動器
 9.17  采用HDL的編碼器
 9.18  HDL數(shù)據(jù)選擇器與數(shù)據(jù)分配器
 9.19  HDL數(shù)值比較器
 9.20  HDL代碼轉(zhuǎn)換器
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第10章  應(yīng)用HDL設(shè)計數(shù)字系統(tǒng)
 目標
 引言
 10.1  小項目的管理
 10.2  步進電機驅(qū)動器項目
 10.3  鍵盤編碼器項目
 10.4  數(shù)字時鐘項目
 10.5  頻率計項目
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第11章  與模擬電路的接口
 目標
 11.1  數(shù)字量與模擬量的回顧與比較
 11.2  數(shù)模轉(zhuǎn)換
 11.3  D/A轉(zhuǎn)換器電路
 11.4  DAC技術(shù)指標
 11.5  集成電路DAC
 11.6  DAC的應(yīng)用
 11.7  DAC的故障檢測
 11.8  模數(shù)轉(zhuǎn)換
 11.9  數(shù)字斜坡ADC
 11.10  數(shù)據(jù)采集
 11.11  逐次迫近型ADC
 11.12  并行比較型ADC
 11.13  其他A/D轉(zhuǎn)換方法
 11.14  數(shù)字電壓表
 11.15  采樣保持電路
 11.16  多路復(fù)用
 11.17  數(shù)字存儲示波器
 11.18  數(shù)字信號處理
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 第12章  存儲器件
 目標
 引言
 12.1  存儲器術(shù)語
 12.2  通用存儲器工作原理
 12.3  CPU與存儲器的連接
 12.4  只讀存儲器
 12.5  ROM的結(jié)構(gòu)
 12.6  ROM的時序
 12.7  ROM的類型
 12.8  快閃存儲器
 12.9  ROM應(yīng)用
 12.10  半導(dǎo)體RAM
 12.11  RAM結(jié)構(gòu)
 12.12  靜態(tài)RAM（SRAM）
 12.13  動態(tài)RAM（DRAM）
 12.14  DRAM的結(jié)構(gòu)和工作原理
 12.15  DRAM的讀/寫周期
 12.16  DRAM刷新
 12.17  DRAM工藝
 12.18  字長與容量的擴展
 12.19  特殊存儲功能
 12.20  RAM系統(tǒng)的故障檢測
 第13章  可編程邏輯器件結(jié)構(gòu)
 目標
 引言
 13.1  數(shù)字邏輯器件分類
 13.2  PLD電路基礎(chǔ)
 13.3  PLD 的結(jié)構(gòu)
 13.4  GAL 16V8（通用陣列邏輯）
 13.5  Altera EPM7128S CPLD
 13.6  Altera FLEX10K系列器件
 小結(jié)
 重要術(shù)語
 習(xí)題
 各節(jié)復(fù)習(xí)題答案
 術(shù)語表
 部分習(xí)題答案
</font>