數(shù)字電子技術(shù)

編者按語
前言
第1章 邏輯代數(shù)基礎(chǔ)
　1.1 概述
　1.2 邏輯代數(shù)中的基本運(yùn)算
　1.3 邏輯函數(shù)的定理和規(guī)則
　1.4 邏輯函數(shù)的化簡(jiǎn)方法
　1.5 邏輯函數(shù)表示方法及相互轉(zhuǎn)換
　本章小結(jié)
　習(xí)題
第2章 邏輯門電路
　2.1 概述
　2.2 半導(dǎo)體器件的開關(guān)特性
　2.3 分立元件門電路
　2.4 集成門電路
　本章小結(jié)
　習(xí)題
第3章 組合邏輯電路
　3.1 概述
　3.2 組合邏輯電路的分析和設(shè)計(jì)
　3.3 常用組合邏輯器件的原理及集成電路
　3.4 集成組合邏輯電路的應(yīng)用
　3.5 組合邏輯電路的競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象
　本章小結(jié)
　習(xí)題
第4章 時(shí)序邏輯電路基礎(chǔ)
　4.1 概述
　4.2 基本觸發(fā)器
　4.3 同步RS觸發(fā)器
　4.4 主從觸發(fā)器
　4.5 邊沿觸發(fā)器
　4.6 集成觸發(fā)器
　4.7 時(shí)序邏輯電路的分析
　4.8 同步時(shí)序邏輯電路設(shè)計(jì)方法
　本章小結(jié)
　習(xí)題
第5章 集成時(shí)序邏輯電路
　5.1 概述
　5.2 計(jì)數(shù)器
　5.3 寄存器
　本章小結(jié)
　習(xí)題
第6章 脈沖波形的產(chǎn)生與整形
　6.1 概述
　6.2 集成555定時(shí)器
　6.3 施密特觸發(fā)器
　6.4 多諧振蕩器
　6.5 單穩(wěn)態(tài)觸發(fā)器
　本章小結(jié)
　習(xí)題
第7章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換
　7.1 概述
　7.2 數(shù)模轉(zhuǎn)換器（DAC）
　7.3 數(shù)模轉(zhuǎn)換器（ADC）
　本章小結(jié)
　習(xí)題
第8章 半導(dǎo)體存儲(chǔ)器
　8.1 概述
　8.2 隨機(jī)存取儲(chǔ)器（RAM）
　8.3 只讀存儲(chǔ)器（ROM）
　本章小結(jié)
　習(xí)題
第9章 可編程邏輯器件與EDA技術(shù)
　9.1 概述
　9.2 可編程邏輯器件（PLD）
　9.3 硬件描述語言
　9.4 電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)
附錄A 本書常用符號(hào)表
附錄B 常見英文縮寫解釋
附錄C VHDL-87關(guān)鍵字
習(xí)題答案與提示
參考文獻(xiàn)