VLSI數(shù)字信號處理（設(shè)計(jì)與實(shí)現(xiàn)）

第一章 緒論
1.1 引言
1.2 本書各章內(nèi)容簡介
第二章 計(jì)算機(jī)算術(shù)運(yùn)算及其實(shí)現(xiàn)
2.1 引言
2.2 算術(shù)運(yùn)算的數(shù)的系統(tǒng)
2.2.1 普通基數(shù)的數(shù)的系統(tǒng)
2.2.2 帶符號數(shù)字的數(shù)的系統(tǒng)
2.2.3 定點(diǎn)數(shù)的表示法
2.2.4 剩余數(shù)系統(tǒng)
2.3 二進(jìn)制加法器
2.3.1 基本的加法/減法器
2.3.2 多級進(jìn)位存儲加法器樹
2.3.3 流水線加法器
2.4 二進(jìn)制乘法器
2.4.1 Baugh-Wooley補(bǔ)碼陳列乘法器的數(shù)學(xué)原理
2.4.2 8*8位Baugh-Wooley補(bǔ)碼陳列乘法器的VHDL實(shí)現(xiàn)
2.5 分布式算法
2.6 實(shí)例研究——基于帶符號數(shù)字表示的剩余數(shù)算術(shù)電路及其VHDL實(shí)現(xiàn)
第三章 流水線與VLSI并行處理結(jié)構(gòu)
3.1 流水線技術(shù)
3.1.1 線性流水線原理
3.1.2 微流水線
3.1.3 實(shí)例研究——32位并行數(shù)字相關(guān)器的數(shù)據(jù)通道同步流水線設(shè)計(jì)
3.2 VLSI并行處理結(jié)構(gòu)
3.2.1 算法的基本映射方法
3.2.2 Systolic陳列基本結(jié)構(gòu)
3.2.3 VLSI矩陣運(yùn)算處理器
第四章 數(shù)字濾波器
4.1 數(shù)字濾波器
4.2 FIR濾波器原理
4.2.1 轉(zhuǎn)置結(jié)構(gòu)FIR濾波器
4.2.2 FIR濾波器的對稱性
4.2.3 FIR濾波器的線性相位
4.3 常系數(shù)FIR濾波器設(shè)計(jì)
4.3.1 直接形式FIR濾波器設(shè)計(jì)
4.3.2 轉(zhuǎn)置結(jié)構(gòu)FIR濾波器
4.3.3 采用分布式算法FIR濾波器
4.4 并行FIR濾波器
4.4.1 采用多相分解并行FIR濾波器的公式表示
4.4.2 快速FIR算法
第五章 數(shù)論變換
5.1 一維數(shù)論變換
5.1.1 卷積與循環(huán)卷積
5.1.2 一維數(shù)論變換的定義
5.1.3 數(shù)論變換的性質(zhì)
5.1.4 參數(shù)m、N、a的選擇
5.2 Fermat數(shù)變換
5.2.1 Diminished-one表示法
5.2.2 32點(diǎn)FNT的流水線結(jié)構(gòu)
5.3 應(yīng)用Fermat數(shù)變換計(jì)算復(fù)數(shù)卷積
第六章 多采樣率信號處理
6.1 引言
6.2 采樣率的數(shù)字變換方法
6.2.1 整數(shù)M倍抽取
6.2.2 整數(shù)L倍內(nèi)插
6.2.3 有理因數(shù)為M/L的采樣率變換
6.3 在多采樣率中的等效變換
6.3.1 簡單的恒等變換
6.3.2 Noble等效變換
6.3.3 多相分解
6.4 采樣率變換的多級實(shí)現(xiàn)
6.4.1 多級濾波器設(shè)計(jì)的主要參數(shù)
6.4.2 半帶濾波器及其特性
6.4.3 梳狀濾波器特性
6.5 HogenauerCIC濾波器
6.6 濾波器組
第七章 快速傅里葉變換
7.1 Cooley-TukeyFFT算法
7.2 Good-ThomasFFT算法
7.3 WinogradFFT算法
第八章 DCT和IDCT的變換
8.1 DCT和IDCT定義
8.1.1 一維DCT與IDCT
8.1.2 二維DCT與IDCT
8.2 DCT體系結(jié)構(gòu)研究
8.2.1 引言
8.2.2 矢量處理
8.2.3 DCT的分布式算法
第九章 信道糾錯(cuò)編碼
9.1 關(guān)于糾錯(cuò)碼的近世代數(shù)基本知識
9.1.1 基本概念
9.1.2 二元域算術(shù)
9.1.3 Galois域GF（2m）的構(gòu)造
9.2 線性分組碼
9.3 循環(huán)碼
9.3.1 循環(huán)碼的數(shù)學(xué)描述
9.3.2 循環(huán)碼的編碼
9.3.3 循環(huán)碼的譯碼——Kasami捕錯(cuò)譯碼方法
9.3.4 Galois域上循環(huán)碼的VHDL建模
9.4 Galois域算術(shù)運(yùn)算的實(shí)現(xiàn)
9.5 實(shí)例研究——一種脈動(dòng)陣列RS編碼器
第十章 實(shí)例研究——針對視頻圖像處理任務(wù)的適合嵌入于FPGA結(jié)構(gòu)中的可重構(gòu)乘法陣列