VHDL電路設(shè)計(jì)技術(shù)

第1章  緒論
 1. 1  數(shù)字電路的分類(lèi). 特點(diǎn)及設(shè)計(jì)方法,
 1. 1. 1  數(shù)字電路的分類(lèi)
 1. 1. 2  數(shù)字電路的特點(diǎn)
 1, 1. 3  數(shù)字電路與邏輯設(shè)計(jì)的基本方法
 1. 2  脈沖和脈沖電路
 1. 3  數(shù)字信號(hào)和數(shù)字電路
 1. 4  電子系統(tǒng)設(shè)計(jì)
 1. 4. 1  電子系統(tǒng)設(shè)計(jì)概述
 1. 4. 2  電子系統(tǒng)設(shè)計(jì)方法
 第2章  數(shù)制與編碼
 2. 1  進(jìn)位計(jì)數(shù)制
 2. 1. 1  十進(jìn)制
 2. 1. 2  二進(jìn)制
 2. 1. 3  任意進(jìn)制計(jì)數(shù)
 2. 2  數(shù)制轉(zhuǎn)換
 2. 2. 1  將R進(jìn)制轉(zhuǎn)換為十進(jìn)制數(shù)
 2. 2. 2  將十進(jìn)制數(shù)轉(zhuǎn)換成R進(jìn)制數(shù)
 2. 2. 3  任意兩種進(jìn)位制之間的轉(zhuǎn)換
 2. 2. 4  基數(shù)為2K進(jìn)位制之間的轉(zhuǎn)換
 2. 3  編碼
 2. 3. 1  二-十進(jìn)制(BCD)碼
 2. 3. 2  奇偶校驗(yàn)碼
 2. 3. 3  字符代碼
 第3章  邏輯函數(shù)及其簡(jiǎn)化
 3. 1  邏輯變量
 3. 1. 1  邏輯變量的概念
 3. 1. 2  基本邏輯運(yùn)算
 3. 1. 3  邏輯公理小結(jié)
 3. 2  邏輯定理
 3. 2. 1  邏輯定理
 3. 2. 2  布爾代數(shù)基礎(chǔ)
 3. 2. 3  一些重要的邏輯規(guī)則
 3. 3  邏輯表達(dá)式
 3. 3. 1  最小項(xiàng)及最小項(xiàng)表達(dá)式
 3. 3. 2  最大項(xiàng)及最大項(xiàng)表達(dá)式
 3. 3. 3  不完全確定電路的SOP和POS表達(dá)式
 3. 4  邏輯化簡(jiǎn)
 3. 4. 1  化簡(jiǎn)的意義
 3. 4. 2  卡諾圖化簡(jiǎn)
 3. 4. 3  Q-M法
 第4章  組合邏輯電路
 4. 1  概述
 4. 1. 1  數(shù)字邏輯分類(lèi)
 4. 1. 2  組合邏輯電路
 4. 2  組合邏輯的綜合(設(shè)計(jì))
 4. 2. 1  組合邏輯電路的分析
 4. 2. 2  組合邏輯電路的設(shè)計(jì)
 4. 3  組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)
 4. 3. 1  組合邏輯中的常用模塊
 4. 3. 2  組合邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)
 第5章  集成邏輯門(mén)
 5. 1  概述
 5. 1. 1  現(xiàn)狀
 5. 1. 2  基本邏輯門(mén)
 5. 1. 3  復(fù)合邏輯門(mén)
 5. 1. 4  三態(tài)門(mén)
 5. 2  分立元件門(mén)電路
 5. 3  TTL集成邏輯門(mén)
 5. 3. 1  二極管-晶體管邏輯門(mén)電路(DTL)
 5. 3. 2  晶體管-晶體管邏輯門(mén)電路(TTL)
 5. 3. 3  TTL電路的改進(jìn)系列
 5. 3. 4  TTL擴(kuò)展器. 集電極開(kāi)路門(mén)及三態(tài)門(mén)
 5. 4  發(fā)射極耦合邏輯(ECL)門(mén)
 5. 4. 1  典型原理電路
 5. 4. 2  ECL門(mén)的實(shí)際電路
 5. 5  MOS邏輯門(mén)
 5. 5. 1  NMOS邏輯門(mén)電路
 5. 5. 2  PMOS邏輯門(mén)電路
 5. 5. 3  CMOS邏輯門(mén)電路
 5. 6  不同邏輯系列的配合問(wèn)題
 5. 6. 1  邏輯電平的配合
 5. 6. 2  驅(qū)動(dòng)能力的配合
 5. 7  各種集成邏輯門(mén)性能比較
 第6章  觸發(fā)器
 6. 1  時(shí)序電路的概述
 6. 2  時(shí)鐘觸發(fā)器
 6. 2. 1  基本RS(FF)觸發(fā)器
 6. 2. 2  鎖存器
 6. 2. 3  主從RS觸發(fā)器
 6. 2. 4  鐘控RS觸發(fā)器
 6. 2. 5  主從JK觸發(fā)器
 6. 3  邊沿觸發(fā)器
 6. 3. 1  沿觸發(fā)JK F／F
 6. 3. 2  D-觸發(fā)器
 6. 3. 3  T觸發(fā)器
 6. 3. 4  觸發(fā)器邏輯功能的轉(zhuǎn)換
 6. 4  觸發(fā)器的選擇和使用
 第7章  可編程邏輯器件及其應(yīng)用
 7. 1  概述
 7. 2  可編程邏輯器件的基本結(jié)構(gòu)
 7. 2. 1  PLD概述
 7. 2. 2  基本門(mén)電路的PLD表示方式
 7. 2. 3  PLD電路表示法
 7. 3  可編程陣列邏輯(PAL)器件
 7. 3. 1  現(xiàn)場(chǎng)可編程邏輯陣列(FPLA)器件
 7. 3. 2  PAL器件的基本結(jié)構(gòu)
 7. 3. 3  PAL器件的輸出和反饋結(jié)構(gòu)
 7. 3. 4  PAL器件編號(hào)與典型PAL器件介紹
 7. 3. 5  PAL器件的應(yīng)用
 7. 4  通用邏輯陣列(GAL)器件
 7. 4. 1  GAL器件的基本類(lèi)型
 7. 4. 2  PAL型GAL器件
 7. 5  復(fù)雜可編程邏輯器件(CPLD)
 7. 5. 1  概述
 7. 5. 2  基于查找表的CPLD的電路結(jié)構(gòu)
 第8章  硬件描述語(yǔ)言VHDL
 8. 1  舊的硬件設(shè)計(jì)方法
 8. 2  使用HDL的硬件設(shè)計(jì)方法
 8. 3  VHDL硬件設(shè)計(jì)語(yǔ)言
 8. 4  VHDL語(yǔ)言的基本結(jié)構(gòu)
 8. 4. 1  基本設(shè)計(jì)單元
 8. 4. 2  庫(kù). 包和配置
 8. 4. 3  VHDL中使用的數(shù)據(jù)類(lèi)型和運(yùn)算操作
 8. 4. 4  VHDL中的數(shù)據(jù)類(lèi)型
 8. 4. 5  VHDL語(yǔ)言的運(yùn)算操作符
 8. 4. 6  VHDL語(yǔ)言構(gòu)造體的描述方式
 8. 4. 7  VHDL語(yǔ)言的主要描述語(yǔ)句
 8. 4. 8  基本邏輯電路設(shè)計(jì)
 第9章  VHDL程序描述
 9. 1  VHDL程序的基本單元
 9. 2  設(shè)計(jì)實(shí)體
 9. 2. 1  類(lèi)屬和端口說(shuō)明
 9. 2. 2  端口模式
 9. 2. 3  實(shí)體說(shuō)明部分
 9. 2. 4  實(shí)體語(yǔ)句部分
 9. 2. 5  構(gòu)造體
 9. 2. 6  配置
 9. 3  庫(kù)和包
 9. 3. 1  庫(kù)
 9. 3. 2  包
 9. 3. 3  配置
 9. 3. 4  塊(block)語(yǔ)句子結(jié)構(gòu)
 9. 3. 5  進(jìn)程(process)語(yǔ)句子結(jié)構(gòu)
 9. 3. 6  子程序(subprogram)語(yǔ)句子結(jié)構(gòu)
 9. 4  描述風(fēng)格
 9. 4. 1  行為描述
 9. 4. 2  數(shù)據(jù)流描述
 9. 4. 3  結(jié)構(gòu)描述
 9. 4. 4  混合描述
 9. 5  VHDL中的數(shù)據(jù)類(lèi)型及屬性
 9. 5. 1  標(biāo)準(zhǔn)的數(shù)據(jù)類(lèi)型
 9. 5. 2  用戶(hù)定義的數(shù)據(jù)類(lèi)型
 9. 5. 3  其他類(lèi)型
 9. 5. 4  子類(lèi)型
 9. 5. 5  數(shù)據(jù)類(lèi)型的轉(zhuǎn)換
 9. 5. 6  數(shù)據(jù)類(lèi)型的限定
 9. 5. 7  IEEE標(biāo)準(zhǔn)
 9. 6  詞法單元
 9. 6. 1  注釋
 9. 6. 2  數(shù)字
 9. 6. 3  字符
 9. 6. 4  字符串
 9. 6. 5  位串
 9. 7  VHDL表達(dá)式與運(yùn)算符
 9. 7. 1  邏輯運(yùn)算符
 9. 7. 2  算術(shù)運(yùn)算符
 9. 7. 3  關(guān)系運(yùn)算符
 9. 7. 4  并置運(yùn)算符
 9. 7. 5  運(yùn)算符的優(yōu)先級(jí)
 9. 8  VHDL主要描述語(yǔ)句
 9. 8. 1  順序語(yǔ)句
 9. 8. 2  并行語(yǔ)句
 9. 9  命名規(guī)則和注解標(biāo)注
 第10章  VHDL程序舉例
 10. 1  組合邏輯電路
 10. 1. 1  最高優(yōu)先級(jí)編碼器
 10. 1. 2  8位相等比較器
 10. 1. 3  優(yōu)先編碼器
 10. 1. 4  8位大小比較器
 10. 1. 5  8位總線(xiàn)收發(fā)器74254
 10. 1. 6  地址譯碼器
 10. 1. 7  三人表決器(三種不同的描述方式)
 10. 1. 8  LED七段譯碼器
 10. 1. 9  多路選擇器(使用if-else語(yǔ)句)
 10. 1. 10  雙2-4譯碼器74139
 10. 1. 11  漢明糾錯(cuò)碼編碼器
 10. 1. 12  加法器
 10. 1. 13  除24計(jì)數(shù)
 10. 2  時(shí)序邏輯電路
 10. 2. 1  四D觸發(fā)器74175
 10. 2. 2  用狀態(tài)機(jī)實(shí)現(xiàn)的計(jì)數(shù)器
 10. 2. 3  簡(jiǎn)單的鎖存器
 10. 2. 4  各種功能的計(jì)數(shù)器
 10. 2. 5  簡(jiǎn)單的12位寄存器
 10. 2. 6  模16計(jì)數(shù)器(使用JK)
 10. 2. 7  帶load. clr功能的寄存器
 10. 2. 8  通用寄存器
 10. 2. 9  移位寄存器74164
 10. 2. 10  帶三態(tài)輸出的8位D寄存器74374
 10. 3  基本語(yǔ)法
 10. 3. 1  計(jì)數(shù)器：std_logic_unsigned的用法
 10. 3. 2  計(jì)數(shù)器：數(shù)據(jù)類(lèi)型轉(zhuǎn)換語(yǔ)句的應(yīng)用
 10. 3. 3  計(jì)數(shù)器：generate語(yǔ)句的應(yīng)用
 10. 3. 4  計(jì)數(shù)器：GENERIC語(yǔ)句的應(yīng)用
 10. 3. 5  計(jì)數(shù)器：wait語(yǔ)句的應(yīng)用
 10. 3. 6  加法器：generate語(yǔ)句的應(yīng)用
 10. 3. 7  條件賦值：使用when else語(yǔ)句
 10. 3. 8  條件賦值：使用列舉類(lèi)型
 10. 3. 9  條件賦值：使用多路選擇器
 10. 3. 10  無(wú)符號(hào)數(shù)到整數(shù)的轉(zhuǎn)換
 10. 3. 11  元件例化
 10. 4  存儲(chǔ)器舉例
 10. 5  狀態(tài)機(jī)舉例
 10. 5. 1  使用列舉類(lèi)型的狀態(tài)機(jī)
 10. 5. 2  帶同步復(fù)位的狀態(tài)機(jī)
 10. 5. 3  使用變量的狀態(tài)機(jī)
 10. 5. 4  摩爾型狀態(tài)機(jī)1
 10. 5. 5  摩爾型狀態(tài)機(jī)2
 10. 5. 6  米勒型狀態(tài)機(jī)
 10. 5. 7  帶摩爾／米勒輸出的狀態(tài)機(jī),
 10. 5. 8  測(cè)試向量舉例
 10. 5. 9  波形發(fā)生器
 10. 5. 10  相應(yīng)加法器的測(cè)試向量
 10. 6  其他舉例
 10. 6. 1  偽隨機(jī)數(shù)產(chǎn)生器
 10. 6. 2  電子密碼鎖控制電路
 10. 6. 3  棋類(lèi)比賽計(jì)時(shí)時(shí)鐘
 10. 6. 4  Pelican Crossiong控制器
 10. 6. 5  白立堪十字控制器測(cè)試
 10. 6. 6  直流電機(jī)控制器
 10. 6. 7  一個(gè)簡(jiǎn)單的UART
 10. 6. 8  布斯乘法器
 10. 6. 9  偽隨機(jī)比特發(fā)生器
 10. 6. 10  步進(jìn)電機(jī)控制器
 參考文獻(xiàn)