數字邏輯

前言
第1章數制系統(tǒng)及其編碼
1.1數制系統(tǒng).
1.1.1位置數制系統(tǒng)
1.1.2數制轉換
1.2有符號二進制數的編碼表示
1.2.1原碼
1.2.2反碼
1.2.3補碼
1.3數字系統(tǒng)中的編碼
1.3.1十進制數的二進制編碼
1.3.2可靠性編碼
1.3.3字符編碼
1.4本章小結
1.5習題
第2章布爾代數基礎
2.1邏輯代數基礎
2.1.1邏輯代數的基本概念
2.1.2邏輯函數
2.1.3邏輯代數的公理.定理和規(guī)則
2.1.4邏輯函數表達式的基本形式
2.1.5邏輯函數的標準形式
2.1.6邏輯函數表達式的轉換
2.2邏輯函數的化簡
2.2.1代數化簡法
2.2.2卡諾圖化簡法
2.3本章小結
2.4習題
第3章組合邏輯電路
3.1組合邏輯電路的基本概念
3.2組合邏輯電路的分析
3.2.1組合邏輯電路的分析方法
3.2.2組合邏輯電路的分析舉例
3.3組合邏輯電路的設計
3.3.1組合邏輯電路的設計方法
3.3.2組合邏輯電路設計舉例
3.3.3含有無關小項的組合邏輯電路的設計
3.3.4邏輯函數中反變量的處理
3.3.5組合邏輯電路的險象
3.4常用組合邏輯集成電路
3.4.1譯碼器
3.4.2編碼器
3.4.3數據選擇器
3.4.4加法器
3.5本章小結
3.6習題
第4章同步時序邏輯電路
4.1時序邏輯電路的結構模型與分類
4.1.1結構模型
4.1.2時序邏輯電路的分類
4.1.3同步時序邏輯電路的結構模型
4.1.4同步時序邏輯電路的描述方法
4.2觸發(fā)器
4.2.1R-S觸發(fā)器
4.2.2D觸發(fā)器
4.2.3J-K觸發(fā)器
4.2.4T觸發(fā)器
4.3同步時序邏輯電路的分析
4.3.1同步時序邏輯電路的分析方法
4.3.2同步時序邏輯電路的分析舉例
4.4同步時序邏輯電路的設計
4.4.1建立原始狀態(tài)圖和狀態(tài)表
4.4.2狀態(tài)化簡
4.4.3狀態(tài)編碼
4.4.4確定激勵函數和輸出函數
4.4.5同步時序邏輯電路設計舉例
4.5常用中大規(guī)模時序邏輯功能電路
4.5.1集成計數器
4.5.2集成寄存器
4.6本章小結..
4.7習題
第5章異步時序邏輯電路
5.1異步時序邏輯電路的結構模型
5.2脈沖異步時序邏輯電路分析和設計
5.2.1脈沖異步時序邏輯電路的分析
5.2.2脈沖異步時序邏輯電路的設計
5.3電子異步時序邏輯電路
5.3.1電平異步時序邏輯電路的分析
5.3.2電平異步時序邏輯電路的競爭現象
5.3.3電子異步時序邏輯電路的設計
5.3.4電平異步時序邏輯電路設計舉例
5.4本章小結
5.5習題
第6章可編程邏輯器件
6.1可編程只讀存儲器
6.1.1半導體存儲器的概念
6.1.2采用ROM陣列圖設計組合邏輯電路
6.2可編程邏輯陣列PLA
6.3可編程陣列邏輯PAL
6.4通用陣列邏輯GAL
6.4.1輸出邏輯宏單元OLMC
6.4.2結構控制字
6.4.3行地址布局
6.5在系統(tǒng)可編程技術ISP
6.5.1可編程邏輯器件的設計方法
6.5.2MAX7000S／E可編程邏輯器件
6.6本章小結
6.7習題
第7章數字系統(tǒng)設計基礎
7.1數字系統(tǒng)概述
7.1.1數字系統(tǒng)基本概念
7.1.2數字系統(tǒng)設計的一般過程
7.1.3數字系統(tǒng)設計工具
7.1.4數字系統(tǒng)的實現方法
7.2數據子系統(tǒng)設計
7.2.1數據子系統(tǒng)功能
7.2.2數據子系統(tǒng)的實現方法
7.3控制子系統(tǒng)設計
7.3.1控制子系統(tǒng)基本概念
7.3.2算法狀態(tài)機
7.3.3小型控制器的設計
7.3.4微程序控制器的設計
7.4本章小結
7.5習題
附錄A美國信息交換標準碼(ASCII)
附錄BVHDL硬件描述語言
附錄C可編程邏輯器件軟件MAX+PLUSⅡ
參考文獻...