數(shù)字電路與系統(tǒng)設(shè)計(jì)學(xué)習(xí)指導(dǎo)

第1章數(shù)制與碼制
1.1內(nèi)容提要1
1.1.1數(shù)制概述1
1.1.2常用數(shù)制1
1.1.3數(shù)制轉(zhuǎn)換2
1.1.4碼制概述2
1.1.5二進(jìn)制碼2
1.1.6二十進(jìn)制(BCD)碼3
1.1.7字符、數(shù)字代碼3
1.2典型例題解析3
1.3教材習(xí)題解答5
第2章邏輯代數(shù)基礎(chǔ)
2.1內(nèi)容提要8
2.1.1概述8
2.1.2邏輯代數(shù)中的運(yùn)算9
2.1.3邏輯代數(shù)的公式11
2.1.4常用公式11
2.1.5邏輯代數(shù)的基本規(guī)則11
2.1.6邏輯函數(shù)的表達(dá)式12
2.1.7邏輯函數(shù)的化簡14
2.2典型例題解析17
2.3教材習(xí)題解答22
第3章集成邏輯門電路
3.1內(nèi)容提要30
3.1.1分立元件門電路31
3.1.2TTL門電路33
3.1.3ECL和I2L門電路簡介39
3.1.4CMOS門電路40
3.2典型例題解析42
3.3教材習(xí)題解答48
第4章組合邏輯電路
4.1內(nèi)容提要57
4.2典型例題解析60
4.3教材習(xí)題解答69
第5章觸發(fā)器
5.1內(nèi)容提要88
5.2典型例題解析91
5.3教材習(xí)題解答96
第6章時(shí)序邏輯電路
6.1內(nèi)容提要108
6.2典型例題解析118
6.3教材習(xí)題解答129
第7章脈沖信號的產(chǎn)生和變換
7.1內(nèi)容提要167
7.1.1概述167
7.1.2集成定時(shí)器 168
7.1.3555定時(shí)器應(yīng)用 169
7.2典型例題解析174
7.3教材習(xí)題解答176
第8章數(shù)模和模數(shù)轉(zhuǎn)換
8.1內(nèi)容提要184
8.2典型例題解析188
8.3教材習(xí)題解答190
第9章半導(dǎo)體存儲器
9.1內(nèi)容提要193
9.2典型例題解析195
9.3教材習(xí)題解答200
第10章可編程邏輯器件
10.1內(nèi)容提要205
10.1.1PLD概述 205
10.1.2PLD的基本結(jié)構(gòu) 206
10.1.3PLD的表示方法 206
10.1.4PLD的分類 207
10.1.5可編程邏輯陣列(PLA) 209
10.1.6可編程陣列邏輯(PAL) 210
10.1.7通用陣列邏輯(GAL)210
10.1.8現(xiàn)場可編程門陣列(FPGA)215
10.1.9在系統(tǒng)可編程邏輯器件(ISPPLD)217
10.2典型例題解析222
10.3教材習(xí)題解答226
第11章硬件描述語言VHDL
11.1內(nèi)容提要231
11.1.1概述231
11.1.2VHDL基本結(jié)構(gòu)232
11.1.3VHDL語言元素 235
11.1.4VHDL常用編程語句 239
11.2典型例題解析241
11.3教材習(xí)題解答243
第12章數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
12.1內(nèi)容提要250
12.2典型例題解析252
12.3教材習(xí)題解答261
參考文獻(xiàn)