可編程器件EDA應(yīng)用開(kāi)發(fā)技術(shù)

第1章 可編程器件與電子設(shè)計(jì)自動(dòng)化
1.1　可編程器件的發(fā)展過(guò)程
1.1.1　集成電路的發(fā)展歷史
1.1.2　可編程器件的歷史和現(xiàn)狀
1.2　EDA技術(shù)簡(jiǎn)介
1.2.1　EDA設(shè)計(jì)的典型流程
1.2.2　EDA技術(shù)的設(shè)計(jì)特點(diǎn)
1.3　可編程器件概述
1.3.1　可編程邏輯器件的分類
1.3.2　可編程邏輯器件的結(jié)構(gòu)
1.3.3　CPLD與FPGA
1.4　先進(jìn)的編程和測(cè)試技術(shù)
1.4.1　在系統(tǒng)可編程(ISP）技術(shù)
1.4.2　邊界掃描測(cè)試技術(shù)(BST）
1.5　可編程器件主要生產(chǎn)商及其器件
1.5.1　Altera公司的可編程器件產(chǎn)品
1.5.2 Xilinx公司的可編程器件產(chǎn)品
1.5.3　Lattice公司的可編程器件產(chǎn)品
第2章 Lattice公司的在系統(tǒng)可編程邏輯器件
2.1　在系統(tǒng)可編程邏輯器件概述
2.1.1　在系統(tǒng)可編程SPLD系列
2.1.2　在系統(tǒng)可編程CPLD 器件
2.1.3　在系統(tǒng)可編程FPGA 器件
2.1.4　可編程數(shù)字開(kāi)關(guān)及互連器件
2.1.5　ISP-PLD的主流產(chǎn)品
2.2　ispLSI器件及其結(jié)構(gòu)原理
2.2.1　器件概述與技術(shù)特性
2.2.2　ispSI器件的結(jié)構(gòu)原理
2.2.3　ispLS11000系列
2：2.4　ispLS15000系列
2.2.5　ispLS18000系列
2.3　ispLSI器件在系統(tǒng)編程
2.3.1　ispSI器件的編程接口
2.3.2　ispSI器件的編程結(jié)構(gòu)
2.3.3　編程狀態(tài)機(jī)
2.3.4　編程連接-方式
2.4　ispMACH4000系列器件
2.4.1　器件概述
2.4.2　ispMACH4000體系結(jié)構(gòu)
2.4.3　ispMACH 4000Z零功耗CPLD器件
2.5　LatticeECP／EC系列器件
2.5.1　器件概述
2.5.2　器件結(jié)構(gòu)
2.5.3　核心模塊PFU和PFF
2.5.4　時(shí)鐘分布網(wǎng)絡(luò)
2.5.5　系統(tǒng)存儲(chǔ)器(EBR）及其配置
2.5.6　可編程I／O單元(PIC）
2.5.7　LatticeECP的sysDSP塊
2.6　LatticeXP系列器件
2.6.1　器件概述
2.6.2　器件的主要特性
2.6.3　器件結(jié)構(gòu)及其系統(tǒng)配置
2.7　MachXO系列
2.7.1　MachX(）系列及其主要特征
2.7.2　器件結(jié)構(gòu)及其I／O組
2.7.3　.MachXO與LatticsXP器件比較
2.8　ispGDS和ispGDX系列器件
2.8。1　ispGDS通用數(shù)字開(kāi)關(guān)器件
2.8.2　ispGDX通用數(shù)字交叉陣列
2.8.3　ispGDX系列器件應(yīng)用
第3章 VHDI.硬件描述語(yǔ)言
3.1　硬件描述語(yǔ)言概述
3.2　VHDL設(shè)計(jì)單元
3.2.1　VHDL的基本語(yǔ)素
3.2.2　基本結(jié)構(gòu)
3.2.3　實(shí)體
3.2.4　結(jié)構(gòu)體
3.2.5　庫(kù)、包與配置
3.3　VHDI。數(shù)據(jù)對(duì)象
3.3.1　常量
3.3.2　變量
3.3.3　信號(hào)
3.4　VHDL基本數(shù)據(jù)類型
3.4.1　數(shù)據(jù)類型的分類
3.4.2　標(biāo)準(zhǔn)數(shù)據(jù)類型
3.4.3　自定義數(shù)據(jù)類型
3.4.4　數(shù)據(jù)類型的轉(zhuǎn)換方法
3.5　VHDL運(yùn)算符
3.5.1　邏輯(L0GICAL）運(yùn)算符
3.5.2　算術(shù)(ARITHMETIC）運(yùn)算符
3.5.3　關(guān)系(RELATI0NAL）運(yùn)算符
3.5.4　并置運(yùn)算符
3.5.5　運(yùn)算操作符的優(yōu)先級(jí)
3.6　并行語(yǔ)句
3.6.1 PROCESS進(jìn)程語(yǔ)句
3.6.2　Block塊語(yǔ)句
3.6.3　SUBPROGRAM子程序
3.6.4　ASSERT斷言語(yǔ)句
3.6.5　SIGNAL ASSGNMENT并行信號(hào)賦值語(yǔ)句
3.6.6　GENERlC參數(shù)據(jù)傳遞語(yǔ)句
3.6.7　COMPONENT通用模塊與元件調(diào)用語(yǔ)句
3.6.8　(3ENERATE生成語(yǔ)句
3.7　順序語(yǔ)句
3.7.1　變量賦值語(yǔ)句
3.7.2　IF條件語(yǔ)句
3.7.3　CASE條件語(yǔ)句
3.7.4　NULL空操作語(yǔ)句
3.7.5　LOOP循環(huán)語(yǔ)句
3.7.6　WAIT等待語(yǔ)句
3.7.7　RETURN返回語(yǔ)句
第4章 ABEL-HDL硬件描述語(yǔ)言
4.1　ABEL-HDL的基本元素與語(yǔ)法規(guī)則
4.1.1　ABEL-HDL語(yǔ)言元素
4.1.2　基本語(yǔ)法規(guī)則
4.2　ABEL-HDI。源文件結(jié)構(gòu)
4.2.1　ABEL源文件基本格式
4.2.2　ABEL源文件結(jié)構(gòu)層次
4.3　ABEL HDL語(yǔ)言的語(yǔ)句
4.3.1　文件頭部
4.3.2　定義段(DECLARATIONS）
4.3.3　邏輯描述段
4.3.4　測(cè)試矢量段(TESTVECTORS）
4.3.5　結(jié)束段
4.4　指示字(DIRECTIVES）
4.5　ABELHDL輸出文件結(jié)構(gòu)
4.6　ABELHDL語(yǔ)言應(yīng)用舉例
第5章 ispI~EVER開(kāi)發(fā)工具
5.1 ISP器件開(kāi)發(fā)概述
5.1.1　ISP器件的開(kāi)發(fā)過(guò)程
5.1.2　開(kāi)發(fā)工具軟件簡(jiǎn)介
5.1.3　ispLEVER軟件及其主要特征
5.2　原理圖的輸入
5.2.1　項(xiàng)目創(chuàng)建與器件選擇
5.2.2　原理圖源文件的添加
5.2.3　編輯原理圖
5.2.4　連線命名與標(biāo)注
5.2.5　引腳屬性定義
5.2.6　建立元件符號(hào)
5.3編譯與仿真
5.3.1　建立仿真和設(shè)計(jì)編譯
5.3.2　功能仿真
5.3.3　時(shí)序仿真
5.4　ABEL語(yǔ)言與原理圖的混合輸入
5.4.1　建立頂層原理圖
5.4.2　建立底層ABEL-HDL源文件
5.4.3　編譯ABEL源文件
5.4.4　仿真測(cè)試
5.4.5　器件適配
5.4.6　層次化設(shè)計(jì)方法
5.5　約束條件編輯器
5.6　ISP器件的編程實(shí)現(xiàn)
5.7　VHDL和Veiilog語(yǔ)言的設(shè)計(jì)方法
5.7.1　VHDL語(yǔ)言的輸入
5.7.2　Verilog語(yǔ)言的輸入
5.8　仿真工具.ModelSim的使用
5.9　ispI。EVER的FPGA設(shè)計(jì)
5.9.1　項(xiàng)目創(chuàng)建
5.9.2　源文件設(shè)計(jì)輸入
5.9.3　編譯與仿真
5.9.4　設(shè)計(jì)實(shí)現(xiàn)
5.10　ispDesign EXPERT開(kāi)發(fā)工具
5.10.1　概述
5.10.2　器件編程實(shí)現(xiàn)
5.10.3　MACH器件下載
第6章 數(shù)字電路系統(tǒng)設(shè)計(jì)
6.1　數(shù)字電路系統(tǒng)設(shè)計(jì)概述
6.1.1　設(shè)計(jì)流程
6.1.2　設(shè)計(jì)方法
6.1.3　設(shè)計(jì)準(zhǔn)則
6.2　組合邏輯電路設(shè)計(jì)
6.2.1　格雷碼／二進(jìn)制碼變換器
6.2.2 4位金加器設(shè)計(jì)
6.2.3　求補(bǔ)器
6.2.4　乘法器的設(shè)計(jì)
6.2.5　編碼器設(shè)計(jì)
6.2.6　譯碼器設(shè)計(jì)
6.2.7　多路選擇器設(shè)計(jì)
6.2.8　總線緩沖器
6.3　時(shí)序邏輯電路設(shè)計(jì)
6.3.1　循環(huán)移位寄存器
6.3.2　計(jì)數(shù)器
6.4有限狀態(tài)機(jī)
6.4.1　有限狀態(tài)機(jī)簡(jiǎn)介
6.4.2　編碼方式
6.4.3　剩余狀態(tài)碼i
6.5　倍頻鑒相器設(shè)計(jì)
6.5.1　倍頻鑒相的原理
6.5.2　倍頻鑒相器設(shè)計(jì)
6.6　交通信號(hào)燈控制器設(shè)計(jì)
6.6.1 t系統(tǒng)功能設(shè)計(jì)
6.6.2　系統(tǒng)功能模塊
6.6.3　電路原理圖／ABELHDL混合輸入設(shè)計(jì)
6.6.4　仿真與測(cè)試
第7章 Lattice公司的在系統(tǒng)可編程模擬器件
7.1　可編程模擬器件概述
7.2　isptACl0
7.2.1　ispPACl0功能結(jié)構(gòu)
7.2.2　ispPACl0性能特點(diǎn)
7.2.3　ispPAClO的工作原理
7.3　ispPAC20
7.3.1　ispPAC220功能結(jié)構(gòu)
7.3.2　ispPAC20性能特點(diǎn)
7.3.3　ispPAC20的工作原理
7.4　isptAC30
7.4.1　ispPAC30功能結(jié)構(gòu)
7.4.2　ispPAC30的性能特點(diǎn)
7.4.3　ispPAC30的工作原理
7.4.4　SPI接口編程模式
7.5　ispPAC80與ispPAC81
7.5.1　器件功能結(jié)構(gòu)
7.5.2　ispPAC80性能指標(biāo)
7.5.3　ispPAC80的工作原理
7.6　可編程電源管理芯片
7.6.1　器件概述
7.6.2　ispPAC—Powerl208的結(jié)構(gòu)
7.6.3　ispPAC-Power604的結(jié)構(gòu)
7.7　在系統(tǒng)可編程時(shí)鐘發(fā)生器
第8章 PAC-Designer開(kāi)發(fā)工具
8.1 PAC一Desjgner軟件概述
8.1.1　軟硬件配置要求
8.1.2　軟件主要功能
8.1.3　軟件的安裝與注冊(cè)
8.1.4　軟件設(shè)計(jì)過(guò)程
8.2 PAC-Designer軟件的使用
8.2.1　進(jìn)入圖形設(shè)計(jì)環(huán)境
8.2.2　軟件用戶圖形界面
8.2.3　原理圖設(shè)計(jì)輸入
8.2.4　器件參數(shù)修改設(shè)置
8.2.5　軟件菜單詳解
8.2.6　典型電路宏庫(kù)
8.3　設(shè)計(jì)仿真
8.3.1　設(shè)置仿真參數(shù).
8.3.2　執(zhí)行仿真操作
8.4　器件編程
8.5　ispPAC30的軟件設(shè)計(jì)
8.6 isptAC80的軟件設(shè)計(jì)
8.7　ispPAC--POWERl208的軟件設(shè)計(jì)
8.7.1　設(shè)計(jì)過(guò)程
8.7.2　時(shí)序控制器的設(shè)置
第9章 模擬電路系統(tǒng)設(shè)計(jì)
9.1　輸入輸出接口電路
9.1.1　ispPAC輸入接口電路
9.1.2　ispPAC模塊緩沖電路
9.1.3　單端應(yīng)用
9.1.4　輸入共模電壓的范圍
9.2　ispPAC的增益調(diào)整
9.2.1　整數(shù)增益設(shè)置
9.2.2　分?jǐn)?shù)增益設(shè)置
9.3有源濾波器
9.3.1　雙二階型函數(shù)電路
9.3.2　雙二階濾波器的實(shí)現(xiàn)
9.4　激光二極管溫度控制電路
9.5　電橋測(cè)量電路
9.5.1　電橋測(cè)量原理
9.5.2　溫度補(bǔ)償式測(cè)量電橋
9.5.3　橋式測(cè)量電路的實(shí)現(xiàn)
9.6　壓控振蕩器
9.6.1　壓控振蕩器工作原理
9.6.2　壓控振蕩器的實(shí)現(xiàn)
9.7　ispPAC Power Manager器件的應(yīng)用
9.7.1　電壓監(jiān)控
9.7.2　電源控制系統(tǒng)