系統(tǒng)芯片驗證方法與技術(shù)

第1章 緒言
1. 1 工藝的挑戰(zhàn)
1. 1. 1 時序收斂
1. 1. 2 設(shè)計能力
1. 1. 3 物理屬性
1. 1. 4 設(shè)計生產(chǎn)率鴻溝
1. 1. 5 面市時間的發(fā)展趨勢
1. 1. 6 系統(tǒng)芯片技術(shù)
1. 2 可供選用的驗證技術(shù)
1. 2. 1 仿真技術(shù)
1. 2. 2 靜態(tài)技術(shù)
1. 2. 3 形式技術(shù)
1. 2. 4 物理驗證與分析
1. 2. 5 各種驗證做法的比較
1. 3 驗證方法
1. 3. 1 系統(tǒng)級驗證
1. 3. 2 系統(tǒng)芯片硬件寄存器傳輸級驗證
1. 3. 3 系統(tǒng)芯片軟件驗證
1. 3. 4 網(wǎng)表驗證
1. 3. 5 物理驗證
1. 3. 6 器件測試
1. 4 測試平臺的建立
1. 4. 1 采用硬件描述語言建立測試平臺
1. 4. 2 采用編程語言接口建立測試平臺
1. 4. 3 基于波形建立測試平臺
1. 4. 4 基于事務(wù)建立測試平臺
1. 4. 5 基于 設(shè)計 規(guī)約建立測試平臺
1. 5 測試平臺的遷移
1. 5. 1 將測試平臺從功能性遷移至寄存器傳輸級
1. 5. 2 測試平臺從寄存器傳輸級向網(wǎng)表的遷移
1. 6 驗證語言
1. 7 驗證IP重用
1. 8 驗證途徑
1. 8. 1 自頂而下的設(shè)計與驗證途徑
1. 8. 2 自底而上的驗證途徑
1. 8. 3 基于平臺的驗證途徑
1. 8. 4 受系統(tǒng)接口驅(qū)動的驗證途徑
1. 9 驗證和器件測試
1. 9. 1 器件測試的挑戰(zhàn)
1. 9. 2 測試策略
1. 10 驗證計劃
1. 11 藍(lán)牙系統(tǒng)芯片的參考設(shè)計
1. 11. 1 藍(lán)牙器件中的元素
1. 11. 2 藍(lán)牙網(wǎng)絡(luò)
1. 11. 3 藍(lán)牙系統(tǒng)芯片
參考文獻(xiàn)
第2章 系統(tǒng)級驗證
2. 1 系統(tǒng)設(shè)計
2. 1. 1 功能／行為設(shè)計
2. 1. 2 架構(gòu)映射
2. 2 系統(tǒng)驗證
2. 2. 1 功能驗證
2. 2. 2 性能驗證
2. 2. 3 系統(tǒng)級測試平臺
2. 2. 4 建立系統(tǒng)級測試平臺
2. 2. 5 系統(tǒng)測試平臺的評價尺度
2. 2. 6 運(yùn)用系統(tǒng)級測試平臺
2. 2. 7 系統(tǒng)測試平臺的遷移
2. 3 藍(lán)牙系統(tǒng)芯片
參考文獻(xiàn)
第3章 功能塊級驗證
3. 1 IP功能塊
3. 2 功能塊級驗證
3. 3 藍(lán)牙系統(tǒng)芯片的功能塊細(xì)節(jié)
3. 3. 1 仲裁器
3. 3. 2 仲裁器的測試平臺
3. 3. 3 譯碼器
3. 3. 4 ASB主方
3. 3. 5 ASB從方
3. 3. 6 ASB／APB橋
3. 4 代碼靜態(tài)檢查
3. 5 模型形式檢查
3. 5. 1 模型檢查的時間
3. 5. 2 模型檢查的局限
3. 5. 3 模型檢查方法
3. 5. 4 模型檢查的步驟
3. 6 功能驗證與仿真
3. 6. 1 黑盒驗證途徑
3. 6. 2 白盒驗證途徑
3. 6. 3 灰盒驗證途徑
3. 6. 4 仿真
3. 7 協(xié)議檢查
3. 7. 1 存儲器／寄存器訪問信號
3. 7. 2 協(xié)議檢查示例
3. 8 定向隨機(jī)測試
3. 9 代碼覆蓋狀況分析
3. 9. 1 覆蓋狀況分析的類型
3. 9. 2 代碼覆蓋率分析
參考文獻(xiàn)
第4章 模擬與混合信號仿真
4. 1 混合信號仿真
4. 2 設(shè)計抽象層次
4. 3 仿真環(huán)境
4. 3. 1 選擇仿真環(huán)境
4. 3. 2 現(xiàn)行環(huán)境的局限
4. 4 使用SPICE
4. 5 仿真方法
4. 6 藍(lán)牙系統(tǒng)芯片中的數(shù)模轉(zhuǎn)換器
4. 6. 1 DAC的測試平臺
4. 6. 2 建立網(wǎng)表
4. 6. 3 仿真
4. 6. 4 向應(yīng)
4. 7 含模擬混合信號功能塊的芯片級驗證
參考文獻(xiàn)
第5章 仿真
5. 1 功能仿真
5. 2 測試平臺殼
5. 2. 1 藍(lán)牙系統(tǒng)芯片的功能塊細(xì)節(jié)
5. 2. 2 測試向量轉(zhuǎn)換
5. 2. 3 激勵生成
5. 2. 4 激勵的截取
5. 2. 5 結(jié)果檢查
5. 2. 6 從方的測試平臺殼
5. 3 基于事件的仿真
5. 3. 1 基于事件的仿真工具
5. 3. 2 基于事件的仿真環(huán)境
5. 3. 3 選擇基于事件的仿真方案
5. 3. 4 基于事件的仿真流程
5. 4 基于周期的仿真
5. 4. 1 何時采用基于周期的仿真
5. 4. 2 基于周期的仿真環(huán)境
5. 4. 3 選擇基于周期的仿真方案
5. 4. 4 基于周期的仿真的局限性
5. 4. 5 基于周期的仿真流程
5. 4. 6 基于事件和基于周期的仿真的比較
5. 5 ASB／APB橋的仿真
5. 5. 1 ASB／APB功能塊
5. 5. 2 設(shè)計寄存器傳輸級代碼
5. 5. 3 基于事件的仿真測試平臺
5. 5. 4 運(yùn)行仿真
5. 6 基于事件和基于周期相混合的仿真
5. 7 基于事務(wù)的驗證
5. 7. 1 基于事務(wù)的驗證中的元素
5. 7. 2 基于事務(wù)的驗證環(huán)境
5. 7. 3 建立測試平臺
5. 7. 4 事務(wù)分析
5. 7. 5 基于事務(wù)的驗證中的功能覆蓋狀況
5. 7. 6 基于事務(wù)的驗證流程
5. 7. 7 藍(lán)牙系統(tǒng)芯片
5. 8 仿真加速
5. 8. 1 仿效
5. 8. 2 何時采用仿效
5. 8. 3 仿效環(huán)境
5. 8. 4 選擇仿效方案
5. 8. 5 仿效的局限性
5. 8. 6 仿效的流程
5. 8. 7 快速原型系統(tǒng)
5. 8. 8 硬件加速器
5. 8. 9 設(shè)計劃分
參考文獻(xiàn)
第6章 軟件／硬件協(xié)同驗證
6. 1 軟件順件協(xié)同驗證環(huán)境
6. 2 仿效
6. 3 軟原型或虛擬原型
6. 3. 1 軟原型的局限性
6. 3. 2 建立軟原型的流程
6. 3. 3 藍(lán)牙系統(tǒng)芯片的軟原型
6. 4 協(xié)同驗證
6. 4. 1 協(xié)同驗證環(huán)境
6. 4. 2 選擇協(xié)同驗證環(huán)境
6. 4. 3 協(xié)同驗證方法
6. 4. 4 UART的協(xié)同驗證
6. 5 快速原型系統(tǒng)
6. 5. 1 快速原型系統(tǒng)的局限性
6. 5. 2 可重配置快速原型系統(tǒng)
6. 5. 3 專用快速原型系統(tǒng)
6. 6 軟件／硬件驗證方法的比較
6. 7 基于FPGA的設(shè)計
6. 7. 1 基于FPGA的設(shè)計指導(dǎo)原則
6. 7. 2 基于FPGA的設(shè)計流程
6. 8 開發(fā)電路印制板
6. 9 軟件測試
6. 9. 1 軟件開發(fā)的生命周期
6. 9. 2 軟件開發(fā)的指導(dǎo)原則
6. 9. 3 軟件測試的最佳經(jīng)驗
6. 9. 4 調(diào)試工具
6. 9. 5 中斷的調(diào)試
參考文獻(xiàn)
第7章 網(wǎng)表靜態(tài)驗證
7. 1 網(wǎng)表驗證
7. 2 藍(lán)牙系統(tǒng)芯片的仲裁器
7. 3 等價性檢查
7. 3. 1 等價性檢查解決方案的選擇
7. 3. 2 等價性檢查的流程
7. 3. 3 寄存器傳輸級對寄存器傳輸級的驗證
7. 3. 4 寄存器傳輸級對門級網(wǎng)表的驗證
7. 3. 5 從門級網(wǎng)表到門級網(wǎng)表驗證
7. 3. 6 調(diào)試
7. 3. 7 對仲裁器進(jìn)行等價性檢查
7. 4 時序靜態(tài)驗證
7. 4. 1 選擇時序靜態(tài)驗證解決方案
7. 4. 2 時序靜態(tài)驗證的流程
7. 4. 3 對仲裁器進(jìn)行時序靜態(tài)驗證
參考文獻(xiàn)
第8章 物理驗證與設(shè)計簽付
8. 1 設(shè)計檢查
8. 2 物理效應(yīng)分析
8. 2. 1 寄生效應(yīng)的提取
8. 2. 2 電感效應(yīng)
8. 2. 3 信號完整性
8. 2. 4 電遷移效應(yīng)
8. 2. 5 亞波長挑戰(zhàn)
8. 2. 6 工藝天線效應(yīng)
8. 3 設(shè)計簽付
參考文獻(xiàn)
附錄術(shù)語表