邏輯設(shè)計(jì)（第二版）

第一章　數(shù)制與編碼
　1.1　進(jìn)位計(jì)數(shù)制
　1.2　數(shù)制轉(zhuǎn)換
　1.3　帶符號(hào)數(shù)的代碼表示
　1.4　數(shù)的定點(diǎn)表示和浮點(diǎn)表示
　1.5　編碼
　習(xí)題一
第二章　邏輯代數(shù)基礎(chǔ)
　2.1　邏輯代數(shù)的基本概念
　2.2　邏輯代數(shù)的公理、定理及規(guī)則
　2.3　邏輯函數(shù)表達(dá)式的形式與變換　
　2.4　邏輯函數(shù)的簡(jiǎn)化　
　習(xí)題二
第三章　組合邏輯電路　
　3.1　邏輯門電路的邏輯符號(hào)及外部特性
　3.2　邏輯函數(shù)的實(shí)現(xiàn)
　3.3　組合邏輯電路的分析
　3.4　組合邏輯電路的設(shè)計(jì)　
　3.5　組合邏輯電路的競(jìng)爭(zhēng)與險(xiǎn)象
　習(xí)題三
第4章　同步時(shí)序邏輯電路　
　4.1　同步時(shí)序邏輯電路模型
　4.2　存儲(chǔ)元件——觸發(fā)器
　4.3　同步時(shí)序邏輯電路的分析　
　4.4　同步時(shí)序邏輯電路的設(shè)計(jì)　
　4.5　同步時(shí)序邏輯電路設(shè)計(jì)舉例
　習(xí)題四
第5章　異步時(shí)序邏輯電路　
　5.1　異步時(shí)序邏輯電路模型　
　5.2　脈沖異步時(shí)序邏輯電路　
　5.3　電平異步時(shí)序邏輯電路　
　習(xí)題五
第6章　采用中、大規(guī)模集成電路的邏輯設(shè)計(jì)
　6.1　譯碼器
　6.2　多路選擇器
　6.3　二進(jìn)制加法器
　6.4　數(shù)值比較器
　6.5　計(jì)數(shù)器
　6.6　寄存器
　6.7　只讀存儲(chǔ)器（ROM）
　6.8　可編程邏輯陣列（PLA）
　習(xí)題六
第七章　數(shù)字系統(tǒng)設(shè)計(jì)　
　7.1 概述
7.2 寄存器傳送語言
7.3 運(yùn)算電路
7.4 控制電路
習(xí)題七
參考文獻(xiàn)
學(xué)習(xí)指導(dǎo)與實(shí)驗(yàn)