SOPC技術實用教程

第1章 概述
1.1 SOC單片系統(tǒng)
1.2 SOPC及其技術
1.3 基于FPGA和SOPC技術的處理器
1.4 基于FPGA和SOPC技術的DSP
第2章 Quartus II基本使用方法
2.1 IT.弦信號發(fā)生器設計
2.1.1 設計原理
2.1.2 創(chuàng)建工程和編輯設計文件
2.1.3 創(chuàng)建工程
2.1.4 編譯前設置
2.1.5 編譯
2.1.6 定制ROM初始化數(shù)據(jù)文件
2.1.7 定制ROM元件
2.1.8 再次全程編譯并了解編譯結果
2.1.9 仿真
2.1.10 應用RTL電路圖觀察器
2.2 引腳鎖定和編程下載
2.2.1 引腳鎖定
2.2.2 SOF文件下載
2.2.3 對配置器件編程
2.3 使用在系統(tǒng)嵌入式存儲器數(shù)據(jù)編輯器
2.4 使用嵌入式邏輯分析儀進行實時測試
2.4.1 應用SignalTap II測試singt
2.4.2 編輯觸發(fā)函數(shù)
2.5 嵌入式鎖相環(huán)altPLL宏功能模塊調用
2.5.1 建立嵌入式鎖相環(huán)PLL元件
2.5.2 測試鎖相環(huán)PLL
【習題】
【實驗2-1】正弦信號發(fā)生器設計實驗
【實驗2-2】基于DDS的數(shù)字移相信號發(fā)生器設計實驗
第3章 適配與時序優(yōu)化設置
3.1 優(yōu)化設置與時序分析
3.1.1 Settings設置
3.1.2 HDL版本設置及Analysis&Synthesis功能
3.1.3 Analysis&Synthesis的優(yōu)化設置
3.1.4 Fitter設置
3.1.5 增量布局布線控制設置
3.1.6 使用Design Assistant檢查設計可靠性
3.1.7 時序設置與分析
3.1.8 查看時序分析結果
3.1.9 適配優(yōu)化設置
3.2 原理圖與VHDL文本混合輸入設計
3.2.1 設計16位VHDL加法器
3.2.2 8位乘法累加器頂層原理圖設計
3.2.3 仿真
第4章 邏輯鎖定技術
4.1 LogicLock技術的基本內容
4.1.1 LogicLock技術解決系統(tǒng)設計優(yōu)化
4.1.2 LogicLock的基本內容
4.1.3 鎖定區(qū)域的基本方式
4.1.4 層次化邏輯鎖定區(qū)域
4.1.5 LogicLock技術的不同應用流程
4.1.6 系統(tǒng)性能強化策略
4.1.7 鎖定區(qū)域的移植與再利用
4.2 流水線乘法器結構與未鎖定前特性
4.3 應用邏輯鎖定技術
4.3.1 pipemult模塊設計
4.3.2 確定邏輯鎖定區(qū)域及其特性
4.3.3 將設計實體移至鎖定區(qū)域
4.3.4 編譯優(yōu)化鎖定后的pipemult模塊
4.3.5 輸出邏輯鎖定約束信息
4.3.6 將VQM文件加入進頂層工程
4.3.7 輸入邏輯鎖定約束
【習題】
【實驗4-1】用邏輯鎖定優(yōu)化技術設計流水線乘法器實驗
【實驗4-2】用邏輯鎖定優(yōu)化技術設計16階數(shù)字濾波器實驗
第5章 Matlab／DSP Builder設計向導
5.1 Matlab／DSP Builder及其設計流程
5.2 可控正弦信號發(fā)生器設計
5.2.1 建立設計模型
5.2.2 Simulink模型仿真
5.2.3 SignalCompiler使用方法
5.2.4 使用ModelSim進行RTL級仿真
5.2.5 使用Quartus II實現(xiàn)時序仿真
5.2.6 硬件測試與硬件實現(xiàn)
5.3 DSP Builder層次化設計
DSP Builder的子系統(tǒng)(SubSystem)
5.4 DSP Builder的狀態(tài)機設計
5.4.1 FIFO控制狀態(tài)機設計示例
5.4.2 狀態(tài)機設計流程
5.5 自動設計流程和SignalTap II的用法
5.5.1 安裝SignalTap II Node模塊
5.5.2 系統(tǒng)仿真和硬件測試
5.5.3 信號節(jié)點的資源利用情況
5.6 元件編輯窗整理
【習題】
【實驗5-1】利用Matlab／DSP Builder設計基本電路模塊實驗..
第6章 DSP與數(shù)字通信模塊設計
6.1 FIR數(shù)字濾波器設計
6.1.1 FIR濾波器原理
6.1.2 使用DSP Builder設計FIR濾波器
6.1.3 使用Matlab的濾波器設計工具
6.2 IIR數(shù)字濾波器設計
6.2.1 IIR濾波器原理
6.2.2設計4階直接II型IIR濾波器
6.3 直接數(shù)字合成器設計
6.3.1 DDS模塊設計
6.3.2 FSK調制器設計
6.3.3 正交信號發(fā)生器設計
6.3.4 數(shù)字移相信號發(fā)生器設計
6.4 數(shù)字編碼與譯碼器設計
6.4.1 偽隨機序列
6.4.2 幀同步檢出
6.4.3 RS石馬
6.4.4 Viterbi譯碼
【習題】
【實驗6-1】FIR數(shù)字濾波器設計實驗
【實驗6-2】IIR數(shù)字濾波器設計實驗
【實驗6-3】基于DSP Builder的DDS設計實驗
【實驗6-4】編譯碼器設計實驗
【實驗6-5】正交幅度調制與解調模型設計實驗
第7章 SOPC設計初步
7.1 Nios嵌入式CPU核
7.2 Nios嵌入式系統(tǒng)設計流程
7.2.1 Nios系統(tǒng)硬件開發(fā)流程
7.2.2 Nios系統(tǒng)軟件開發(fā)流程
7.3 Nios系統(tǒng)設計實例
7.3.1 Nios硬件系統(tǒng)開發(fā)流程
7.3.2 Nios系統(tǒng)軟件開發(fā)流程
7.4 Nios系統(tǒng)軟件設計說明
7.4.1 Nios SDK目錄概述
7.4.2 編輯輸入并保存C源文件
7.4.3 源程序分析
7.4.4 編譯源程序
7.4.5 下載程序代碼
7.4.6 使用GNU Debug調試程序
7.4.7 Nios SDK Shell部分命令使用
【習題】
【實驗7-1】設計一個簡單的SOPC系統(tǒng)
第8章 Nios外設及其編程
8.1 串口UART
8.1.1 UART的寄存器定義
8.1.2 UART外部硬件連接
8.1.3 UART軟件數(shù)據(jù)結構
8.1.4 UART編程
8.2 PIO
8.2.1 PIO類型
8.2.2 PIO寄存器定義
8.2.3 PIO軟件數(shù)據(jù)結構
8.2.4 LED
8.2.5 數(shù)碼管
8.2.6 按鍵
8.2.7 LCD
8.2.8 PIO簡單輸入輸出操作示例
8.3 定時器編程
8.3.1 定時器概述
8.3.2 定時器寄存器定義
8.3.3 定時器軟件數(shù)據(jù)結構
8.3.4 定時器程序設計示例
8.4 片內存儲器
8.5 SRAM
8.6 Flash
【習題】
【實驗8-1】簡單測控系統(tǒng)串口接收程序設計
【實驗8-2】GSM短信模塊程序設計
第9章 Nios軟件開發(fā)進階
9.1 Nios軟件開發(fā)工具
9.2 中斷編程概述
9.3 串口中斷
9.3.1 串口寄存器及其軟件數(shù)據(jù)結構
9.3.2 串口中斷程序設計示例
9.4 按鍵中斷
9.5 定時器中斷
定時器程序設計示例
【習題】
【實驗9-1】秒表程序設計
第10章 深入了解Nios系統(tǒng)設計
10.1 Nios處理器結構
10.1.1 Nios處理器內部結構
10.1.1 內部寄存器組織
10.1.3 存儲器組織
10.1.4 Nios指令集
10.2 使用ModelSim對Nios進行仿真
10.2.1 使用SOPC Builder生成ModelSim的仿真步驟
10.2.2 使用ModelSim仿真
10.3 Avalon總線簡介
10.3.1 Avalon總線傳輸類犁及時序
10.4 自定制Avalon從外設
10.4.1 設計PWM自定義組件
10.4.2 添加PWM組件到Nios系統(tǒng)
10.4.3 PWM軟件數(shù)據(jù)結構
10.4.4 PWM軟件編程示例
10.5 DMA
10.5.1 DMA傳輸過程
10.5.2 DMA寄存器定義
10.5.3 DMA控制器軟件數(shù)據(jù)結構及子程序
10.5.4 DMA控制器設置
10.6 自定制Avalon流模式外設
10.7 GERMS Monitor監(jiān)控程序
10.8 Flash編程
10.9 使用其他SRAM和Flash
【習題】
【實驗10-1】Avalon Slave外設(PWM模塊)設計
【實驗10-2】Avalon Slave外設(數(shù)碼管動態(tài)掃描顯示模塊)設計
第11章 Nios綜合設計示例
11.1 計時器設計
11.1.1 計時器的Nios硬件設計
11.1.2 計時器軟件功能設計
11.1.3 計時器軟件設計步驟
11.2 俄羅斯方塊游戲機設計
11.2.1 硬件系統(tǒng)結構
11.2.2 Avalon流模式VGA控制器設計
11.2.3 VGA控制器外設在SOPC Builder中的安裝
11.2.4 漢字和英文字符點陣庫
11.2.5 俄羅斯方塊游戲功能設計
11.2.6 俄羅斯方塊游戲軟件設計
【習題】
【實驗11-1】簡單計算器程序設計
【實驗11-2】VGA顯示終端設計
第12章 自定制Nios指令
12.1 自定制指令概述
12.1.1 Nios自定制指令的硬件結構
12.1.2 Nios自定制指令模塊信號線
12.1.3 Nios自定制指令類型與格式
12.1.4 Nios自定制指令實現(xiàn)方式
12.2 自定制指令設計示例
12.2.1 基于VHDL的乘法指令和加法指令實現(xiàn)方法
12.2.2 基于VHDL的復數(shù)乘法指令實現(xiàn)
12.2.3 基于MATLAB／DSP Builder的Nios指令實現(xiàn)方法
【實驗12-1】為Nios設計乘法累加器指令
【實驗12-2】為Nios設計浮點乘法器
【實驗12-3】為Nios設計對HFO操作的控制指令
【實驗12-4】FFT算法設計
附錄A SOPC／DSP實驗開發(fā)系統(tǒng)
附錄B 實驗電路結構圖
附錄C GW48 SOPC系統(tǒng)實驗信號名與芯片引腳對照表
參考文獻