EDA技術(shù)簡明教程

上篇 芯片級EDA技術(shù)
第1章 可編程邏輯器件
1.1 基于“乘積項(xiàng)的可編程邏輯器件
第2章 VHDL硬件描述語言
2.1 概述
2.2 VHDL程序基本結(jié)構(gòu)
2.3 VHDL語言的基本數(shù)據(jù)類型和操作符
2.4 VHDL構(gòu)造體的描述方式
第3章 MAX+plusⅡ開發(fā)軟件及其使用
3.1 MAX+plusⅡ開發(fā)軟件簡介
3.2 MAX+plusⅡ開發(fā)流程
3.3 MAX+plusⅡ的原理圖編輯器與庫資源
3.4 使用VHDL進(jìn)行設(shè)計(jì)
3.5 MAX+plusⅡ上的設(shè)計(jì)實(shí)例：簡易電子琴設(shè)計(jì)
第4章 QuartusⅡ開發(fā)軟件及其使用
4.1 QuartusⅡ開發(fā)軟件簡介
4.2 QuartusⅡ開發(fā)流程
4.3 QuartusⅡ的庫資源
4.4 QuartusⅡ上的設(shè)計(jì)實(shí)例
4.5 使用框圖進(jìn)行設(shè)計(jì)
第5章 Synplify Pro綜合器
5.1 Synplify Pro綜合器簡介
5.2 Synplify Pro的基本使用
5.3 有限狀態(tài)機(jī)編譯器的使用
5.4 利用MAX+plusⅡ進(jìn)行適配
5.5 QuartusⅡ進(jìn)行適配
中篇 電路級EDA技術(shù)
第6章 CWB數(shù)模混合電路仿真軟件
6.1 EWB簡介
6.2 EWB的運(yùn)行環(huán)境介紹
6.3 模擬電路的仿真分析
6.4 數(shù)字電路的仿真
6.5 子電路的生成與使用
第7章 Prote199SE印刷電路板設(shè)計(jì)軟件
7.1 Prote199 SE簡介
7.2 印刷電路板設(shè)計(jì)流程
7.3 電路原理圖設(shè)計(jì)
7.4 生成網(wǎng)絡(luò)表文件
7.5 電路板規(guī)劃
7.6 加載封裝信息庫與載入網(wǎng)絡(luò)表
7.7 元件布局
7.8 布線
7.9 電路板3D預(yù)覽
下篇 系統(tǒng)級EDA技術(shù)
第8章 System View系統(tǒng)仿真軟件
8.1 System View簡介
8.2 System View的運(yùn)行環(huán)境
8.3 System View的設(shè)計(jì)仿真示例
第9章 Simulink動(dòng)態(tài)仿真系統(tǒng)
9.1 Simulink簡介
9.2 Simulink基本使用方法
9.3 Simulink子系統(tǒng)
9.4 Simulink基本模塊簡介
9.5 Simulink綜合實(shí)例：數(shù)字信號載波傳輸系統(tǒng)仿真設(shè)計(jì)
第10章 VHDL代碼自動(dòng)生成
10.1 概述
10.2 DSP Buileer的庫資源
10.3 基于DSP Buileer的設(shè)計(jì)流程
10.4 DSP Buileer的庫資源
10.5 DSP Buileer應(yīng)用實(shí)例
10.6 小結(jié)
參考文獻(xiàn)