AVR單片機(jī)與CPLD/FPGA綜合應(yīng)用入門(mén)

第1章 AVR單片機(jī)及其開(kāi)發(fā)工具
1.1 什么是單片機(jī)
1.2 各種品牌的單片機(jī)及其特點(diǎn)
1.3 AVR單片機(jī)的C編譯器
1.3.1 C編譯器的選擇
1.3.2 makefile的編寫(xiě)及其作用
1.4 AVR單片機(jī)程序的仿真與調(diào)試
1.4.1 在AVRStudio中實(shí)現(xiàn)模擬仿真
1.4.2 利用目標(biāo)板上的硬件資源調(diào)試程序
1.5 AVR單片機(jī)的編程下載軟件
1.5.1 AVRProg簡(jiǎn)介
1.5.2 PonyProg簡(jiǎn)介
1.6 AVR單片機(jī)參數(shù)計(jì)算器
1.7 設(shè)計(jì)個(gè)性化的AVR單片機(jī)集成開(kāi)發(fā)環(huán)境
第2章 AVR單片機(jī)入門(mén)
2.1 ATmegal6(L)單片機(jī)的主要特點(diǎn)與內(nèi)部結(jié)構(gòu)
2.2 ATmegal6(L)的主要引腳及其作用
2.2.1 電源與復(fù)位電路
2.2.2 時(shí)鐘電路
2.2.3 I／O端口
2.3 輸入／輸出端口的使用
2.4 常量與變量及其占用的存儲(chǔ)空間
2.4.1 在SRAM中定義變量和常量
2.4.2 在Flash中定義常量
2.4.3 在EEPROM中讀／寫(xiě)變量
2.5 中斷
2.5.1 ATmegal6L的中斷源
2.5.2 對(duì)中斷進(jìn)行操作
2.6 定時(shí)器／計(jì)數(shù)器
2.6.1 定時(shí)器0
2.6.2 計(jì)數(shù)器0
2.6.3 定時(shí)器／計(jì)數(shù)器1
2.7 串行外設(shè)接口
2.8 簡(jiǎn)易數(shù)字鐘
2.8.1 16X2字符型液晶的使用
2.8.2 4X4矩陣式鍵盤(pán)的使用
2.8.3 簡(jiǎn)易數(shù)字鐘的設(shè)計(jì)
2.9 液晶顯示與鍵盤(pán)掃描進(jìn)階
第3章 CPLD／FPGA與VHDL入門(mén)
3.1 CPLD／FPGA與硬件描述語(yǔ)言
3.1.1 初學(xué)者使用HDL需要注意之處
3.1.2 用Max+PluslI進(jìn)行CPLD／FPGA開(kāi)發(fā)的簡(jiǎn)單流程
3.2 VHDL入門(mén)解惑
3.3 常用電路的VHDL程序
3.3.1 分頻電路
3.3.2 帶使能端的7段數(shù)碼管.驅(qū)動(dòng)程序
3.3.3 串行連接的7段數(shù)碼管驅(qū)動(dòng)程序
3.3.4 鍵盤(pán)掃描程序
3.3.5 鍵盤(pán)防抖電路
3.3.6 同步整形電路
3.3.7 SRAM控制電路
3.3.8 內(nèi)部RAM的讀／寫(xiě)
3.4 系統(tǒng)設(shè)計(jì)實(shí)例與練習(xí)
3.4.1 交通燈控制器
3.4.3 三層電梯控制器
第4章 單片機(jī)與FPGA之間的通信
4.1 單片機(jī)控制FPGA啟動(dòng)才日應(yīng)的功能模塊
4.2 單片機(jī)向FPGA傳輸命令字或少量數(shù)據(jù)
4.3 FPGA向單片機(jī)傳輸命令字或少量數(shù)據(jù)
4.3.1 單片機(jī)從FPGA"取”數(shù)據(jù)(通過(guò)SPIE1)
4.3.2 FPGA向單片機(jī)“送”數(shù)據(jù)
4.4 單片機(jī)與FPGA互傳大量數(shù)據(jù)
4.4.1 使用雙端ElRAM進(jìn)行數(shù)據(jù)互傳
4.4.2 使用Flexl0K10的內(nèi)部RAM
4.5 小結(jié)
第5章 簡(jiǎn)易數(shù)字頻率計(jì)
5.1 測(cè)頻的原理
5.2 測(cè)周期的原理
5.3 系統(tǒng)設(shè)計(jì)
5.3.1 總體方案
5.3.2 測(cè)頻／測(cè)周與占空比測(cè)量模塊設(shè)計(jì)
5.3.3 脈沖寬度測(cè)量模塊的設(shè)計(jì)
5.3.4 并／串轉(zhuǎn)換模塊與單片機(jī)程序設(shè)計(jì)
第6章 波形發(fā)生器
6.1 直接數(shù)字頻率合成
6.2 系統(tǒng)的初步方案
6.3 查找表的生成與使用
6.3.1 用TurboC生成"正弦波查找表”和“三角波查找表”
6.3.2 單片機(jī)生成并處理查找表
6.4 FPGA設(shè)計(jì)方案及其模塊對(duì)應(yīng)的單片機(jī)程序
6.5 系統(tǒng)的抗干擾設(shè)計(jì)
第7章 簡(jiǎn)易邏輯分析儀
7.1 簡(jiǎn)易邏輯分析儀原題
7.1.1 任務(wù)
7.1.2 要求
7.1.3 評(píng)分標(biāo)準(zhǔn)
7.1.4 說(shuō)明
7.2 競(jìng)賽報(bào)告
7.2.1 摘要
7.2.2 方案論證與比較
7.2.3 系統(tǒng)設(shè)計(jì)
7.2.4 軟件設(shè)計(jì)
7.2.5 結(jié)論
7.2.6 英文摘要
參考文獻(xiàn)