數(shù)字電子技術(shù)

第2版前言
第1版前言
第1章 數(shù)字電路基礎(chǔ)
　引言
　1.1 數(shù)字電路概述
　　1.1.1 模擬信號(hào)和數(shù)寧信號(hào)
　　1.1.2 數(shù)字電路的特點(diǎn)
　　1.1.3 數(shù)字電路的發(fā)展與分類
　　1.1.4 數(shù)字電路的分析方法
　1.2 計(jì)數(shù)制與編碼
　　1.2.1 常用的計(jì)數(shù)制及其相可轉(zhuǎn)換規(guī)律
　　1.2.2 編碼
　1.3 邏輯代數(shù)基礎(chǔ)
　　1.3.1 邏輯代數(shù)的3種基本運(yùn)算
　　1.3.2 邏輯代數(shù)的基本公式和常用公式
　　1.3.3 邏輯代數(shù)的基本規(guī)則
　1.4 邏輯函數(shù)的建市及其表示方法
　1.5 邏輯函數(shù)的化簡(jiǎn)
　　1.5.1 邏輯函數(shù)的最簡(jiǎn)形式
　　1.5.2 邏輯函數(shù)的公式化簡(jiǎn)法
　　1.5.3 用卡諾圖化簡(jiǎn)邏輯函數(shù)
　1.6 具有無關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)
　1.7 數(shù)字電路中的半導(dǎo)體器件
　　1.7.1 本行半導(dǎo)體
　　1.7.2 雜質(zhì)半導(dǎo)體
　　1.7.3 PN結(jié)及其單向?qū)щ娦?br />　　1.7.4 半導(dǎo)體二極管
　　1.7.5 姐極型晶體三極管
　　1.7.6 增強(qiáng)型絕緣柵場(chǎng)效應(yīng)晶體管
　　習(xí)題1
第2章 集成邏輯門電路
　引言
　2.1 基本邏輯門電路
　　2.1.1 二極管與門及或門電路
　　2.1.2 非門電路
　2.2 TTL邏輯門電路。
　　2.2.1 TTL與非門的電路結(jié)構(gòu)和工作原理
　　2.2.2 TTL與非門的技術(shù)參數(shù)
　　2.2.3 集電極開路門和三態(tài)門
　2.3 射極耦合邏輯門電路（ECL門）
　2.4 CMOS邏輯門電路
　　2.4.1 CMOS反相器
　　2.4.2 CMOS門電路
　　2.4.3 CMOS傳輸門和雙向模擬開關(guān)
　　2.4.4 CMOS漏極開路門及三態(tài)門
　2.5 BiCMOS門電路。
　　2.5.1 BiCMOS反豐同器
　　2.5.2 BiCMOS邏輯門電路
　2.6 邏輯門電路使用中的幾個(gè)問題
　　2.6.1 正負(fù)邏輯問題
　　2.6.2 邏輯門電路多余輸入端的處埋措施
　　2.6.3 邏輯門電路應(yīng)用舉例
　2.7 幾種集成門電路的性能比較
　習(xí)題2
第3章 組合邏輯電路
　引言
　3.1 組合邏輯電路概述
　3.2 組合羅輯電路的分析
　　3.2.1 分析組合邏輯電路的一般步驟
　　3.2.2 幾種常用的組合邏輯電路和器件
　3.3 組合邏輯電路的設(shè)計(jì)
　　3.3.1 組臺(tái)邏輯電路的設(shè)計(jì)概述
　　3.3.2 組合邏輯電路的設(shè)計(jì)方法
　3.4 用小規(guī)模集成電路（SSI）實(shí)現(xiàn)組合邏輯電路設(shè)計(jì)
　　3.4.1 設(shè)計(jì)組合邏輯電路的一般步驟
　　3.4.2 組合邏輯電路設(shè)計(jì)舉側(cè)
　　3.4.3 編碼器
　　3.4.4 譯碼器
　　3.4.5 數(shù)值比較器
　3.5 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
　　3.5.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原幽
　　3.5.2 消除競(jìng)爭(zhēng)冒險(xiǎn)的方法
　3.6 用MSI芯片設(shè)計(jì)其他的組合邏輯電路
　　3.6.1 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯功能
　　3.6.2 用譯碼器實(shí)現(xiàn)多種組合邏輯功能
　　3.6.3 用全加器實(shí)現(xiàn)多種組合邏輯功能
　3.7 組合邏輯電路的綜合應(yīng)用例
　習(xí)題3
第4章 集成觸發(fā)器
第5章 時(shí)序邏輯電路
第6章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
第7章 數(shù)模與模數(shù)轉(zhuǎn)換器
第8章 脈沖波形的產(chǎn)生與變換
第9章 EDA軟件工具應(yīng)用
附錄
部分習(xí)題答案
參考文獻(xiàn)