計算機組成與體系結(jié)構(gòu)

第1章 概述
1.1 計算機系統(tǒng)的基本組成及其層次結(jié)構(gòu)
1.2 計算機的體系結(jié)構(gòu)、組成和實現(xiàn)
1.3 計算機發(fā)展進步與拓展應用的歷程
1.4 課程的教學目標和學習建議
本章小結(jié)
思考練習題
第2章 數(shù)字電路基礎和計算機中的邏輯部件
2.1 數(shù)字電路基礎
2.1.1 半導體材料和晶體二級管簡介
2.1.2 雙極型三級管的結(jié)構(gòu)及其伏安特性
2.1.3 MOS管的結(jié)構(gòu)及其伏安特性
2.2 基本邏輯門和布爾代數(shù)知識基礎
2.2.1 最基本的邏輯門電路
2.2.2 布爾代數(shù)知識基礎
2.3 組合邏輯電路及其應用
2.3.1 基本邏輯門
2.3.2 三態(tài)門
2.3.3 數(shù)據(jù)選擇器
2.3.4 譯碼器和編碼器
2.3.5 組合邏輯電路應用舉例
2.4 時序邏輯電路及其應用
2.4.1 基本R-S觸發(fā)器
2.4.2 D型觸發(fā)器與寄存器、計數(shù)器器件
2.4.3 時序邏輯電路應用舉例
2.5 現(xiàn)場可編程器件及其應用
2.5.1 現(xiàn)場可編程器件概述
2.5.2 通用可編程器件GAL20V8的內(nèi)部結(jié)構(gòu)及其編程使用
2.5.3 MACH器件的內(nèi)部結(jié)構(gòu)與編程使用
2.5.4 FPGA器件及其在實現(xiàn)CPU功能中的應用
2.6 幾個專用功能器件和存儲器芯片的引腳圖
本章小結(jié)
思考練習題
第3章 數(shù)據(jù)表示、數(shù)據(jù)運算算法和邏輯電路實現(xiàn)
3.1 數(shù)字化信息編碼的概念和二進制編碼知識
3.1.1 數(shù)字化信息編碼的概念
3.1.2 二進制編碼和碼制轉(zhuǎn)換
3.1.3 檢錯糾錯碼
3.2 數(shù)據(jù)表示—常用的信息編碼
3.2.1 邏輯類型數(shù)據(jù)的表示
3.2.2 字符類型數(shù)據(jù)的表示
3.2.3 數(shù)值類型數(shù)據(jù)的表示
3.3 二進制數(shù)值數(shù)據(jù)的編碼與運算算法
3.3.1 原碼、反碼、補碼的定義
3.3.2 補碼加、減運算規(guī)則和電路實現(xiàn)
3.3.3 原碼一位乘法的實現(xiàn)算法和電路實現(xiàn)
3.3.4 原碼一位除法的實現(xiàn)算法和電路實現(xiàn)
3.3.5 補碼一位乘法、除法和其他快速乘除法的實現(xiàn)思路
本章小結(jié)
思考練習題
第4章 計算機中的運算器部件
4.1 運算器部件概述
4.2 定點運算器部件的功能、組成與設計
4.2.1 定點運算器部件概述
4.2.2 位片結(jié)構(gòu)的運算器芯片Am2901
4.2.3 教學計算機運算器的設計與實現(xiàn)實例
4.3 浮點運算與浮點運算器
4.3.1 浮點數(shù)的運算規(guī)則
4.3.2 浮點運算器舉例
4.4 當前流行的計算機中的運算器部件概述
本章小結(jié)
思考練習題
第5章 指令、指令系統(tǒng)和匯編語言程序設計
5.1 指令格式和指令系統(tǒng)概述
5.1.1 操作碼的組織與編碼
5.1.2 有關操作數(shù)的個數(shù)、來源、去向和地址安排
5.1.3 關于指令的分類
5.2 尋址方式概述與應用實例
5.2.1 基本尋址方式概述
5.2.2 尋址方式應用舉例
5.3 指令系統(tǒng)和匯編語言程序設計舉例
5.3.1 教學計算機的指令系統(tǒng)說明
5.3.2 教學計算機的匯編程序設計舉例
本章小結(jié)
思考練習題
第6章 計算機的控制器部件
6.1 控制器的功能、組成與指令執(zhí)行步驟
6.1.1 控制器部件的功能及其組成
6.1.2 指令的執(zhí)行步驟
6.2 硬連線控制器部件
6.2.1 硬連線控制器的組成和運行原理簡介
6.2.2 教學計算機的硬連線控制器的組成、設計與實現(xiàn)實例
6.3 微程序控制器部件
6.3.1 微程序控制器的基本組成和工作原理
6.3.2 微程序設計中的下地址形成邏輯的硬件技術
6.3.3 教學計算機微程序控制器的組成、設計與實現(xiàn)實例
本章小結(jié)
思考練習題
第7章 多級結(jié)構(gòu)的存儲器系統(tǒng)概述和主存儲器
7.1 多級結(jié)構(gòu)的存儲器系統(tǒng)概述
7.2 主存儲器部件的組成與設計
7.2.1 主存儲器概述
7.2.2 動態(tài)存儲器的記憶原理和讀寫過程
7.2.3 靜態(tài)存儲器的存儲原理和芯片內(nèi)部結(jié)構(gòu)
7.3 教學計算機的內(nèi)存儲器實例
7.4 提高存儲器系統(tǒng)性能的可行途徑
本章小結(jié)
思考練習題
第8章 高速緩沖存儲器和虛擬存儲器
8.1 高速緩沖存儲器
8.1.1 高速緩沖存儲器的運行原理
8.1.2 高速緩沖存儲器的3種映像方式
8.1.3 高速緩沖存儲器使用中的幾個問題
8.2 虛擬存儲器部件
8.2.1 虛擬存儲器概述
8.2.2 段式存儲管理
8.2.3 頁式存儲管理
本章小結(jié)
思考練習題
第9章 輔助存儲器設備與磁盤陣列技術
9.1 外部存儲設備概述
9.2 磁盤設備的組成與運行原理
9.3 光盤設備的組成與運行原理
9.4 磁盤陣列技術與容錯支持
本章小結(jié)
思考練習題
第10章 輸入輸出設備
10.1 輸入輸出設備概述
10.1.1 設備簡介
10.1.2 點陣式設備運行原理概述
10.2 顯示器設備的組成和運行原理
10.2.1 顯示器設備概述
10.2.2 CRT陰極射線管的組成和運行原理
10.2.3 CRT字符顯示器的組成和運行原理
10.2.4 CRT圖形顯示器
10.2.5 液晶顯示器的組成和運行原理
10.2.6 計算機終端
10.3 打印機設備的組成與運行原理
10.3.1 針式打印機的組成及其打印過程
10.3.2 噴墨打印機的組成及其打印過程
10.3.3 激光打印機的組成及其打印過程
10.4 計算機的輸入設備
10.4.1 計算機鍵盤的組成和運行原理
10.4.2 鼠標設備
本章小結(jié)
思考練習題
第11章 輸入輸出系統(tǒng)
11.1 計算機輸入輸出系統(tǒng)概述
11.2 計算機總線的功能與組成
11.2.1 計算機總線概述
11.2.2 計算機總線構(gòu)成
11.2.3 總線仲裁和數(shù)據(jù)傳輸控制
11.2.4 教學計算機的總線系統(tǒng)實例
11.3 輸入輸出接口概述
11.3.1 計算機輸入輸出接口的基本功能
11.3.2 通用可編程接口的一般組成
11.3.3 串行接口實例
11.4 常用的輸入輸出方式概述
11.4.1 常用的輸入輸出方式
11.4.2 中斷的概念和中斷處理過程
11.4.3 DMA的概念和DMA處理過程
本章小結(jié)
思考練習題
第12章 流水線技術
12.1 流水線的基本概念
12.1.1 流水線簡介
12.1.2 流水線的表示方法
12.1.3 流水線的特點
12.1.4 流水線的分類方法
12.2 流水線的性能指標
12.2.1 流水線的吞吐率
12.2.2 流水線的加速比
12.2.3 流水線的效率
12.2.4 流水線的最佳段數(shù)
12.3 DLX指令集與DLX流水線
12.3.1 DLX指令集結(jié)構(gòu)介紹
12.3.2 DLX的一種簡單實現(xiàn)
12.3.3 DLX流水線的實現(xiàn)原理
12.4 流水線中的相關問題
12.4.1 結(jié)構(gòu)相關
12.4.2 數(shù)據(jù)相關
12.5 控制相關
12.5.1 指令級并行技術
12.5.2 基本概念
13.1 多指令發(fā)射技術
本章小結(jié)
思考練習題
第13章 并行計算機體系結(jié)構(gòu)
13.1 計算機體系結(jié)構(gòu)概述
13.1.1 計算機體系結(jié)構(gòu)的發(fā)展
13.1.2 計算機體系結(jié)構(gòu)的分類
13.2 并行計算機系統(tǒng)概述
13.2.1 并行計算機系統(tǒng)分類
13.2.2 并行性、可擴展性和可編程性
13.3 并行計算機系統(tǒng)的設計問題
13.3.1 并行計算機系統(tǒng)的互聯(lián)網(wǎng)絡
13.3.2 并行計算機系統(tǒng)的性能問題
13.3.3 并行計算機系統(tǒng)的軟件問題
13.4 SIMD計算機簡介
13.4.1 陣列處理機
13.4.2 向量處理機
13.5 共享內(nèi)存的多處理機系統(tǒng)
13.5.1 一致性內(nèi)存訪問的UMA多處理機系統(tǒng)
13.5.2 非一致性內(nèi)存訪問的NUMA多處理機系統(tǒng)
13.6 基于消息傳遞的多計算機系統(tǒng)
13.6.1 大規(guī)模并行處理機
13.6.2 工作站集群
13.6.3 消息傳遞軟件包
本章小結(jié)
思考練習題
參考文獻