CPLD/FPGA應(yīng)用開發(fā)技術(shù)與工程實(shí)踐

第1章　PLD、CPLD與FPGA概述　
  1.1　可編程邏輯器件的發(fā)展進(jìn)程
  1.2　可編程邏輯器件的分類　
    1.2.1　按集成度分類　
    1.2.2　按可編程原理分類　
    1.2.3　按結(jié)構(gòu)特點(diǎn)分類　
  1.3　CPLD的基本結(jié)構(gòu)
    1.3.1　CPLD的基本結(jié)構(gòu)
    1.3.2　CPLD的編程工藝
  1.4　FPGA簡(jiǎn)介　
    1.4.1　什么是門陣列　
    1.4.2　FPGA的基本結(jié)構(gòu)與設(shè)計(jì)工藝　
    1.4.3　Xilinx公司的FPGA簡(jiǎn)介　
　　1.4.4　FPGA的編程　
　1.5　CPLD與FPGA的比較　
　　1.5.1　邏輯單元比較　
　　1.5.2　互連資源
　　1.5.3　編程工藝　
　　1.5.4　開發(fā)應(yīng)用選擇　
　1.6　器件廠商及其產(chǎn)品　
　　1.6.1　Altera公司　
　　1.6.2　Xilinx公司　
　　1.6.3　其他公司　
第2章　邏輯器件　
　2.1　Altera器件綜述　
　2.2　Altera MAX7000系列CPLD/FPGA芯片　
　　2.2.1　MAX7000系列器件簡(jiǎn)介　
　　2.2.2　結(jié)構(gòu)特點(diǎn)與功能描述　
　　2.2.3　器件特性配置
　　2.2.4　器件編程特征　
　　2.2.5　器件測(cè)試　
　　2.2.6　定時(shí)模型　
2.3　Altera FLEX10K系列CPLD/FPGA芯片　
　　2.3.1　FLEX 10K系列器件簡(jiǎn)介　
　　2.3.2　結(jié)構(gòu)特點(diǎn)與功能描述　
　　2.3.3　器件特性設(shè)定　
　　2.3.4　器件配置與測(cè)試　
　　2.3.5　定時(shí)模型　
　2.4　Altera APEX20K系列FPGA芯片　
　　2.4.1　APEX系列器件簡(jiǎn)介　
　　2.4.2　APEX20K系列概述　
　　2.4.3　APEX20K系列的特點(diǎn)　
　　2.4.4　APEX20K系列的結(jié)構(gòu)描述　
　2.5　Xilinx XC9500系列FPGA芯片　
　　2.5.1　XC9500系列CPLD器件　
　　2.5.2　系列器件的結(jié)構(gòu)　
第3章　初探CPLD/FPGA設(shè)計(jì)工具——MAX+PLUSⅡ　
第4章　深入了解CPLD/FPGA設(shè)計(jì)工具——MAX+PLUSⅡ　
第5章　VHDL硬件描述語言(一)　
第6章　VHDL硬件描述語言(二)　
第7章　基本邏輯單元的VHDL實(shí)現(xiàn)　
第8章　存儲(chǔ)器實(shí)例設(shè)計(jì)　
第9章　算術(shù)運(yùn)算電路設(shè)計(jì)　
第10章　數(shù)字系統(tǒng)設(shè)計(jì)方法　
第11章　視頻顏色空間轉(zhuǎn)換芯片設(shè)計(jì)　
第12章　鍵盤接口電路和LED顯示電路設(shè)計(jì)　
第13章　數(shù)字頻率計(jì)　
第14章　電子表