數(shù)字電子技術(shù)

第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)字電路概述
1.1.1 數(shù)字信號(hào)與數(shù)字電路
1.1.2 數(shù)字電路的特點(diǎn)和分類
1.2 數(shù)制與編碼
1.2.1 數(shù)制
1.2.2 不同數(shù)制間的相互轉(zhuǎn)換
1.2.3 常用編碼
1.3 邏輯代數(shù)基礎(chǔ)
1.3.1 邏輯代數(shù)的基本運(yùn)算
1.3.2 幾種常用邏輯的運(yùn)算
1.4 邏輯函數(shù)及其表示方法
1.4.1 邏輯函數(shù)
1.4.2 邏輯函數(shù)的表示方法
1.4.3 邏輯函數(shù)幾種表示方法之間的相互轉(zhuǎn)換
1.5 邏輯代數(shù)的基本公式、定律和運(yùn)算規(guī)則
1.5.1 邏輯代數(shù)的基本公式
1.5.2 邏輯代數(shù)的基本規(guī)則
1.5.3 邏輯代數(shù)的常用公式
1.6 邏輯函數(shù)的公式化簡(jiǎn)法
1.6.1 化簡(jiǎn)的意義和最簡(jiǎn)的標(biāo)準(zhǔn)
1.6.2 邏輯代數(shù)的公式化簡(jiǎn)法
1.7 邏輯函數(shù)的卡諾圖化簡(jiǎn)法-_
1.7.1 邏輯函數(shù)的最小項(xiàng)
1.7.2 卡諾圖化簡(jiǎn)邏輯函數(shù)
1.7.3 具有約束項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
習(xí)題
第2章 邏輯門(mén)電路
2.1 半導(dǎo)體二極管、三極管和MOS管的開(kāi)關(guān)特性
2.1.1 半導(dǎo)體二極管的開(kāi)關(guān)特性
2.1.2 半導(dǎo)體三極管的開(kāi)關(guān)特性
2.1.3 MOS管的開(kāi)關(guān)特性
2.2 TTL集成門(mén)電路
2.2.1 TTL與非門(mén)
2.2.2 TTL集電極開(kāi)路與非門(mén)
2.2.3 TTL三態(tài)門(mén)
2.2.4 TTL集成電路及其應(yīng)用
2.3 CMOS集成門(mén)電路
2.3.1 CMOS與非門(mén)
2.3.2 CMOS漏極開(kāi)路與非門(mén)
2.3.3 CMOS三態(tài)門(mén)
2.3.4 CMOS集成電路及其應(yīng)用
習(xí)題
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析
3.2.1 組合邏輯電路的分析步驟
3.2.2 組合邏輯電路的分析舉例
3.3 組合邏輯電路的設(shè)計(jì)
3.3.1 組合邏輯電路的設(shè)計(jì)步驟
3.3.2 組合邏輯電路的設(shè)計(jì)舉例
3.4 加法器
3.4.1 半加器和全加器
3.4.2 多位加法器
3.5 數(shù)值比較器
3.5.1 1位數(shù)值比較器
3.5.2 四位數(shù)值比較器
3.6 編碼器
3.6.1 二進(jìn)制編碼器
3.6.2 優(yōu)先編碼器
3.6.3 二一十進(jìn)制編碼器
3.7 譯碼器
3.7.1 二進(jìn)制譯碼器
3.7.2 二一十進(jìn)制譯碼器
3.7.3 ’顯示譯碼器0：
3.8 數(shù)據(jù)選擇器
3.8.1 四選一數(shù)據(jù)選擇器
3.8.2 集成數(shù)據(jù)選擇器
3.9 數(shù)據(jù)分配器
3.9.1 1路－4路數(shù)據(jù)分配器
3.9.2 集成數(shù)據(jù)分配器
3.1 0奇偶檢測(cè)電路
3.1 0.1 奇偶檢測(cè)原理
3.1 0.2 奇偶檢測(cè)電路及其應(yīng)用
3.1 1用中規(guī)模集成電路設(shè)計(jì)一般組合電路
3.1 1.1 利用譯碼器設(shè)計(jì)一般組合電路
3.1 1.2 利用數(shù)據(jù)選擇器設(shè)計(jì)一般組合電路
3.1 1.3 利用四位全加器設(shè)計(jì)一般組合電路
3.1 2組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)
3.1 2.1 競(jìng)爭(zhēng)冒險(xiǎn)的產(chǎn)生原因
3.1 2.2 競(jìng)爭(zhēng)冒險(xiǎn)的判斷與識(shí)別
3.1 2.3 消除競(jìng)爭(zhēng)冒險(xiǎn)的方法
習(xí)題
第4章 觸發(fā)器
4.1 概述
4.2 基本RS觸發(fā)器
4.2.1 用與非門(mén)組成的基本RS觸發(fā)器
4.2.2 用或非門(mén)組成的基本RS觸發(fā)器
4.3 同步觸發(fā)器?t
4.3.1 同步RS觸發(fā)器
4.3.2 同步D觸發(fā)器
4.4 主從觸發(fā)器
4.4.1 主從RS觸發(fā)器
4.4.2 主從JK觸發(fā)器
4.5 邊沿觸發(fā)器
4.5.1 邊沿JK觸發(fā)器
4.5.2 邊沿D觸發(fā)器
4.5.3 T和T‘觸發(fā)器
4.6 不同類型觸發(fā)器間的相互轉(zhuǎn)換
習(xí)題
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路概述
5.1.1 時(shí)序邏輯電路的一般模型
5.1.2 時(shí)序邏輯電路的一般分類
5.1.3 時(shí)序電路邏輯功能表示方法
5.2 同步時(shí)序邏輯電路的分析
5.2.1 同步時(shí)序邏輯電路分析步驟
5.2.2 同步時(shí)序邏輯電路分析舉例
5.3 同步時(shí)序邏輯電路的設(shè)計(jì)
5.3.1 同步時(shí)序邏輯電路設(shè)計(jì)步驟
5.3.2 同步時(shí)序邏輯電路設(shè)計(jì)舉例
5.4 異步時(shí)序邏輯電路
5.5 計(jì)數(shù)器
5.5.1 二進(jìn)制計(jì)數(shù)器
5.5.2 十進(jìn)制計(jì)數(shù)器
5.5.3 N進(jìn)制計(jì)數(shù)器
5.5.4 計(jì)數(shù)器模塊的應(yīng)用
5.6 寄存器
5.6.1 數(shù)碼寄存器
5.6.2 移位寄存器
5.6.3 寄存器的應(yīng)用
習(xí)題
第6章 脈沖信號(hào)的產(chǎn)生與整形
6.1 多諧振蕩器
6.1.1 由門(mén)電路構(gòu)成的多諧振蕩器
6.1.2 CMOS多諧振蕩器
6.1.3 石英晶體多諧振蕩器
6.1.4 集成多諧振蕩器及其應(yīng)用
6.2 施密特觸發(fā)器
6.2.1 由門(mén)電路構(gòu)成的施密特觸發(fā)器
6.2.2 集成施密特觸發(fā)器及其應(yīng)用
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 由門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.2 集成單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用
習(xí)題
第7章 模／數(shù)轉(zhuǎn)換和數(shù)／模轉(zhuǎn)換
7.1 模／數(shù)轉(zhuǎn)換電路
7.1.1 模／數(shù)轉(zhuǎn)換的基本原理
7.1.2 模／數(shù)轉(zhuǎn)換的常用技術(shù)
7.1.3 模／數(shù)轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.1.4 典型集成模／數(shù)轉(zhuǎn)換電路簡(jiǎn)介
7.2 數(shù)／模轉(zhuǎn)換電路
7.2.1 數(shù)／模轉(zhuǎn)換的基本原理
7.2.2 數(shù)／模轉(zhuǎn)換器的主要性能參數(shù)
7.2.3 典型集成數(shù)／模轉(zhuǎn)換電路簡(jiǎn)介
習(xí)題
第8章 半導(dǎo)體存儲(chǔ)器
8.1 概述
8.2 只讀存儲(chǔ)器
8.2.1 掩膜只讀存儲(chǔ)器
8.2.2 可編程只讀存儲(chǔ)器
8.2.3 光可擦除、可編程只讀存儲(chǔ)器
8.2.4 電可擦除、可編程只讀存儲(chǔ)器
8.2.5 閃速只讀存儲(chǔ)器
8.2.6 ROM應(yīng)用舉例
8.3 隨機(jī)存取存儲(chǔ)器
8.3.1 RAM的結(jié)構(gòu)和工作原理
8.3.2 靜態(tài)RAM
8.3.3 動(dòng)態(tài)RAM
8.3.4 RAM容量的擴(kuò)展
習(xí)題
部分習(xí)題參考答案
主要參考文獻(xiàn)