混合微電路技術(shù)手冊(cè)：材料、工藝、設(shè)計(jì)、試驗(yàn)和生產(chǎn)

第1章  引言
1.1  微電子材料分類
1.1.1  導(dǎo)體
1.1.2  絕緣體
1.1.3  半導(dǎo)體
1.2  工藝分類
1.3  混合電路的定義和特性
1.3.1  類型和特性
1.3.2  與印刷電路板比較
1.3.3  與單片集成電路比較
1.3.4  與多芯片模塊的比較
1.4  應(yīng)用
1.4.1  商業(yè)上的應(yīng)用
1.4.2  軍事上和空間上的應(yīng)用
1.4.3  功率電路的應(yīng)用
參考文獻(xiàn)
第2章  基片
2.1  功能
2.2  表面特性
2.2.1  表面粗糙度（光潔度）
2.2.2  翹度
2.2.3  顆粒的粒度
2.3  氧化鋁基片
2.3.1  氧化鋁等級(jí)
2.3.2  厚膜用的氧化鋁基片
2.3.3  薄膜用的氧化鋁基片
2.3.4  共燒陶瓷帶基片
2.4  氧化鈹基片
2.5  氮化鋁基片
2.6  金屬矩陣復(fù)合物
2.7  陶瓷基片的制造
2.8  上釉的金屬基片
2.9  質(zhì)量保證和測(cè)試方法
參考文獻(xiàn)
第3章  薄膜工藝
3.1  淀積工藝
3.1.1  蒸發(fā)淀積
3.1.2  直流(DC)濺射
3.1.3  射頻(RF)濺射
3.1.4  反應(yīng)濺射
3.1.5  蒸發(fā)和濺射工藝的比較
3.2  薄膜電阻器工藝
3.2.1  薄膜電阻器
3.2.2  鎳鉻工藝
3.2.3  鎳鉻電阻器的特性
3.2.4  氮化鉭工藝
3.2.5  氮化鉭電阻器的性能
3.2.6  陶瓷金屬薄膜電阻器
3.3  光刻材料和工藝
3.3.1  負(fù)性光刻膠的化學(xué)反應(yīng)
3.3.2  正性光刻膠的化學(xué)反應(yīng)
3.3.3  工藝
3.4  腐蝕材料和工藝
3.4.1  金膜的化學(xué)腐蝕
3.4.2  鎳和鎳鉻膜的化學(xué)刻蝕
3.4.3  干法刻蝕
3.5  薄膜微橋跨接電路
參考文獻(xiàn)
第4章  厚膜工藝
4.1  制造工藝
4.1.1  絲網(wǎng)印刷
4.1.2  干燥
4.1.3  燒成
4.1.4  多層厚膜工藝
4.1.5  多層共燒陶瓷帶工藝
4.1.6  高溫共燒陶瓷(HTCC)
4.1.7  低溫共燒陶瓷(LTCC)
4.2  直接描入
4.2.1  細(xì)線厚膜工藝
4.3  各種漿料
4.3.1  類型和比較
4.3.2  導(dǎo)體漿料
4.3.3  電阻漿料
4.3.4  介質(zhì)漿料
4.3.5  厚膜電容器
4.4  非貴金屬厚膜
4.4.1  銅厚膜工藝
4.4.2  銅厚膜導(dǎo)體的性能
4.4.3  氮?dú)鉄山橘|(zhì)的工藝
4.4.4  氮?dú)鉄呻娮杵鞯墓に?br />4.5  聚合物厚膜
4.5.1  PTF導(dǎo)體
4.5.2  PTF電阻器
4.5.3  PTF介質(zhì)
參考文獻(xiàn)
第5章  電阻器的調(diào)整
5.1  激光調(diào)阻
5.2  噴砂調(diào)阻
5.3  電阻器的探針測(cè)量技術(shù)
5.3.1  探針卡
5.3.2  兩探針
5.3.3  四探針
5.3.4  數(shù)字電壓表(DVM)
5.4  電阻微調(diào)的類型
5.4.1  直線切割
5.4.2  雙線切割
5.4.3  L形切割
5.4.4  掃描切割
5.4.5  蛇形切割
5.4.6  數(shù)字切割
5.5  特殊要求
參考文獻(xiàn)
第6章  部件選擇
6.1  一般性考慮
6.2  封裝
6.2.1  封裝類型
6.2.2  功率封裝
6.2.3  環(huán)氧密封封裝
6.2.4  塑料封裝
6.2.5  球柵陣列(BGA)封裝
6.2.6  封裝試驗(yàn)
6.3  有源器件
6.3.1  鈍化
6.3.2  金屬化
6.3.3  晶體管
6.3.4  二極管
6.3.5  線性集成電路
6.3.6  數(shù)字集成電路
6.4  無源元件
6.4.1  電容器
6.4.2  電阻器
6.4.3  電感器
6.4.4  采購
參考文獻(xiàn)
第7章  組裝工藝
7.1  引言
7.2  芯片和基片的貼裝
7.2.1  類型和功能
7.2.2  粘結(jié)劑貼裝
7.2.3  冶金貼裝
7.2.4  銀-玻璃粘結(jié)劑
7.3  互連
7.3.1  線焊
7.3.2  自動(dòng)焊接
7.3.3  倒裝芯片互連
7.4  清洗
7.4.1  污物和它們的來源
7.4.2  溶劑
7.4.3  清洗工藝過程
7.5  使顆粒不能移動(dòng)的涂覆
7.5.1  巴利寧(Parylene)涂覆
7.5.2  可用溶劑溶解的涂覆
7.5.3  顆粒吸收劑
7.6  真空焙烤和密封
7.6.1  真空焙烤
7.6.2  密封
7.6.3  冶金密封
參考文獻(xiàn)
第8章  試驗(yàn)
8.1  電測(cè)
8.1.1  芯片電測(cè)
8.1.2  混合電路電測(cè)
8.2  目檢
8.3  非破壞性篩選試驗(yàn)
8.3.1  熱/機(jī)械試驗(yàn) 
8.3.2  老煉試驗(yàn)
8.3.3  顆粒－碰撞－噪聲檢測(cè)(PIND)試驗(yàn)
8.3.4  紅外(IR)成像
8.3.5  聲顯微鏡技術(shù)
8.4  破壞性篩選試驗(yàn)
8.4.1  破壞性物理分析(DPA)
8.4.2  封裝環(huán)境的水汽和氣體分析
參考文獻(xiàn)
第9章  操作和凈化間
9.1  混合電路和元件的操作
9.1.1  工具清潔度
9.1.2  儲(chǔ)存
9.1.3  凈化間
9.2  靜電放電
9.2.1  電荷產(chǎn)生
9.2.2  器件的靜電敏感性
9.2.3  靜電損壞
9.2.4  靜電損壞(ESD)的防護(hù)
參考文獻(xiàn)
第10章  設(shè)計(jì)指南
10.1  混合微電路設(shè)計(jì)傳遞文件
10.2  影響混合電路設(shè)計(jì)的系統(tǒng)要求
10.2.1  劃分
10.2.2  輸入/輸出引腳
10.2.3  元件密度
10.2.4  功耗
10.2.5  機(jī)械界面/封裝要求
10.3  材料和工藝的選擇
10.4  質(zhì)量保證條款
10.4.1  質(zhì)量工程/質(zhì)量保證要求
10.4.2  篩選試驗(yàn)
10.4.3  首選部件表
10.5  混合電路設(shè)計(jì)過程
10.5.1  設(shè)計(jì)和布圖
10.5.2  計(jì)算機(jī)輔助設(shè)計(jì)(CAD)
10.5.3  原圖
10.5.4  設(shè)計(jì)評(píng)審
10.5.5  工程模型設(shè)計(jì)的確認(rèn)
10.5.6  修改和重新設(shè)計(jì)
10.6  基片寄生參數(shù)
10.6.1  容性寄生參數(shù)
10.6.2  關(guān)于極間電容的結(jié)論
10.6.3  計(jì)算電容量的計(jì)算機(jī)程序
10.6.4  感性寄生參數(shù)
10.6.5  關(guān)于寄生電感的結(jié)論
10.7  熱方面的考慮
10.7.1  傳導(dǎo)
10.7.2  對(duì)流
10.7.3  輻射
10.7.4  電路設(shè)計(jì)中熱標(biāo)準(zhǔn)
10.7.5  熱分析計(jì)算機(jī)程序
10.7.6  熱試驗(yàn)
10.8  厚膜和薄膜混合電路通用的布圖指南
10.8.1  初步的物理布圖
10.8.2  估計(jì)基片面積
10.8.3  最后物理布圖
10.８.４  方便組裝的輔助標(biāo)記
10.８.５  器件的放置
10.8.6  線焊指南
10.8.7  首選工藝和材料
10.9  高性能的混合電路和MCM的封裝設(shè)計(jì)指南
10.9.1  總原則
10.9.2  信號(hào)線
10.9.3  電源和接地
10.9.4  基片和導(dǎo)體材料
10.10  方程式
10.11  交叉干擾
10.12  信號(hào)線電容
10.13  信號(hào)線電感
10.14  微帶傳輸延遲
10.15  典型的材料厚度
10.16  厚膜材料和工藝說明
10.16.1  厚膜基片
10.16.2  厚膜導(dǎo)體材料
10.16.3  厚膜電阻器
10.16.4  包封釉設(shè)計(jì)指南
10.16.5  加焊錫
10.16.6  厚膜介質(zhì)
10.17  厚膜設(shè)計(jì)指南
10.17.1  原圖和圖紙的要求
10.17.2  多層電路基片的成品率
10.17.3  導(dǎo)體圖案的一般考慮
10.17.4  通孔——穿過多層介質(zhì)的導(dǎo)體連接
10.17.5  線焊和芯片貼裝的焊盤
10.17.6  厚膜電阻器設(shè)計(jì)指南
10.18  薄膜電路設(shè)計(jì)指南
10.18.1  標(biāo)準(zhǔn)做法
10.18.2  設(shè)計(jì)限值
參考文獻(xiàn)
第11章  文件和技術(shù)規(guī)范
11.1  文件
11.2  軍方和政府頒發(fā)的技術(shù)規(guī)范
11.2.1  MIL-M-38510——微電路的總要求
11.2.2  MIL-H-38534——混合微電路的總技術(shù)規(guī)范
11.2.3  MIL-STD-883——微電路的試驗(yàn)方法和程序
11.2.4  MIL-PRF-38534——性能技術(shù)規(guī)范，混合微電路總技術(shù)規(guī)范
11.2.5  在MIL-PRF-38534下確定選擇項(xiàng)
11.2.6  MIL-STD-1772——關(guān)于混合微電路設(shè)備和生產(chǎn)線認(rèn)證的要求
11.2.7  MIL-STD-1772的撤消
參考文獻(xiàn)
第12章  失效分析
12.1  混合電路失效的類型和原因
12.1.1  器件失效
12.1.2  互連失效
12.1.3  基片失效
12.1.4  封裝失效
12.1.5  沾污
12.2  失效分析方法
12.2.1  電學(xué)分析
12.2.2  化學(xué)分析
12.2.3  熱學(xué)分析
12.2.4  物理分析
12.3  分析技術(shù)
12.3.1  AES——奧格(Auger)電子分光顯微鏡
12.3.2  ESCA——化學(xué)分析用的電子波譜學(xué)
12.3.3  SIMS——二次離子質(zhì)譜測(cè)定法
12.3.4  SEM——掃描電子顯微鏡
12.3.5  EDX——能量分散X射線分析
12.3.6  WDX——波長(zhǎng)分散X射線分析
12.3.7  RBS——盧瑟福背向散射光譜測(cè)定法
12.3.8  LIMS——激光離子化質(zhì)譜測(cè)定法
12.3.9  EBIC——電子束感應(yīng)電流
12.3.10  紅外
12.3.11  SLAM和C-SAM
12.4  混合電路失效的原因
12.4.1  錫須
12.4.2  金屬劃痕
12.4.3  顆粒
12.4.4  剩余焊劑
12.4.5  芯片裂紋／斷裂
12.4.6  焊線倒塌
12.4.7  封裝殼電鍍
12.4.8  封裝殼變色
12.4.9  鎳離子沾污
12.5  混合電路失效的案例
12.5.1  鋁線接合的腐蝕
12.5.2  鎳鉻電阻的腐蝕
12.5.3  可伐的應(yīng)力侵蝕
12.5.4  線焊中的金屬間化合物
12.5.5  芯片上焊接表面的氧化
12.5.6  松動(dòng)顆粒短路
12.5.7  線焊短路——案例1
12.5.8  線焊短路——案例2
12.5.9  不牢固的線焊——案例1
12.5.10  不牢固的線焊——案例2
12.5.11  線焊開路
參考文獻(xiàn)
第13章  多芯片模塊：混合微電路的新品種
13.1  應(yīng)用
13.2  互連基片設(shè)計(jì)和制造方法
13.2.1  MCM-D
13.2.2  “芯片在后”與“芯片在先”的設(shè)計(jì)
13.2.3  MCM-C
13.2.4  MCM-L
13.2.5  MCM技術(shù)的組合
13.3  組裝方法
13.3.1  塑料包封/滴封
13.4  測(cè)試和可測(cè)試性
13.4.1  分級(jí)測(cè)試方法
13.4.2  考慮到測(cè)試的設(shè)計(jì)
13.4.3  邊界掃描
13.4.4  內(nèi)建自測(cè)(BIST)
13.4.5  已知好芯片(KGD)
13.4.6  多芯片模塊測(cè)試裝置
13.5  問題
13.5.1  成本
13.5.2  熱管理
13.5.3  氮化鋁
13.5.4  CVD金剛石
13.5.5  金屬矩陣復(fù)合物
13.5.6  返工和返修
參考文獻(xiàn)