現(xiàn)代數(shù)字電路技術(shù)

第1章　數(shù)字邏輯基礎(chǔ)
　1.1　數(shù)字信號(hào)與數(shù)字電路
　1.2　數(shù)制與編碼
　1.3　數(shù)的原碼、反碼、補(bǔ)碼表示及運(yùn)算
　1.4　與、或、非基本邏輯關(guān)系
　1.5　TTL門電路
　1.6　CMOS門電路
　1.7　正負(fù)邏輯問題
　1.8　集成門電路使用中的實(shí)際問題
　習(xí)題
第2章　邏輯函數(shù)基礎(chǔ)
　2.1　邏輯代數(shù)
　2.2　邏輯函數(shù)及其描述方法
　2.3　邏輯函數(shù)的簡化方法
　2.4　不同邏輯函數(shù)描述方法間的轉(zhuǎn)換
　習(xí)題
第3章　組合邏輯電路
　3.1　概述
　3.2　組合邏輯分析
　3.3　組合邏輯電路的設(shè)計(jì)
　3.4　編碼器
　3.5　譯碼器
　3.6　數(shù)據(jù)選擇器與數(shù)據(jù)分配器
　3.7　數(shù)值比較器
　3.8　算術(shù)運(yùn)算電路
　3.9　組合邏輯電路中的競爭冒險(xiǎn)
　*3.10　VHDL語言在組合邏輯電路設(shè)計(jì)中的應(yīng)用
　習(xí)題
第4章　觸發(fā)器
　4.1　觸發(fā)器的電路結(jié)構(gòu)與工作原理
　4.2　觸發(fā)器的功能
　4.3　觸發(fā)器的脈沖工作特性及主要參數(shù)
　4.4　觸發(fā)器邏輯功能的轉(zhuǎn)換
　*4.5　用VHDL語言描述觸發(fā)器
　習(xí)題
第5章　時(shí)序邏輯電路的分析與設(shè)計(jì)
　5.1　時(shí)序邏輯電路概述
　5.2　同步時(shí)序邏輯電路分析
　5.3　異步時(shí)序邏輯電路分析
　5.4　常用時(shí)序邏輯電路部件
　5.5　同步時(shí)序邏輯電路設(shè)計(jì)
　*5.6　VHDL語言在時(shí)序邏輯電路設(shè)計(jì)中的應(yīng)用
　習(xí)題
第6章　可編程邏輯電路
　6.1　只讀存貯器(ROM)
　6.2　隨機(jī)存取存貯器(RAM)
　6.3　可編程邏輯器件
　習(xí)題
第7章　脈沖波形的產(chǎn)生與變換
　7.1　多諧振蕩器
　7.2　單穩(wěn)態(tài)觸發(fā)器
　7.3　施密特觸發(fā)器
　7.4　555定時(shí)器
　習(xí)題
第8章　數(shù)模與模數(shù)轉(zhuǎn)換
　8.1　概述
　8.2　D/A轉(zhuǎn)換器
　8.3　A/D轉(zhuǎn)換器
　習(xí)題
附錄
　VHDL簡明教程
參考文獻(xiàn)