TMS320LF240x DSP硬件開發(fā)教程

前言
第1章 TMS320LF240x系列DSP概述
1.1 DSP芯片基本結構
1.2 TMS320系列DSP概述
1.3 TMS320LF240x系列DSP控制器
1.3.1 基于控制領域的應用
1.3.2 提高開發(fā)效率
1.3.3 TMS320LF240x系列DSP的特點和資源
1.3.4 TMS320LF2407A的功能結構
1.3.5 TMS320LF240x系列DSP引腳功能介紹
1.4 TMS320LF240x系列DSP存儲器映射
1.4.1 TMS320LF240x系列DSP存儲器映射
1.4.2 TMS320LF240x系列DSP外設存儲器映射圖
1.5 TMS320LF240x系列DSP的CPU功能模塊
1.5.1 輸入定標移位器
1.5.2 乘法器
1.5.3 中央算術邏輯單元
1.5.4 累加器(ACC)
1.5.5 輸出數(shù)據(jù)定標移位器
1.5.6 狀態(tài)寄存器ST0和STl
1.5.7 輔助寄存器算術單元(ARAU)
第2章 系統(tǒng)配置和中斷
2.1 系統(tǒng)配置結構概述
2.2 系統(tǒng)配置寄存器
2.2.1 系統(tǒng)控制和狀態(tài)寄存器
2.2.2 器件標識號寄存器(DINR)
2.3 中斷優(yōu)先級和中斷向量表
2.4 外設中斷擴展控制器
2.4.1 中斷層次
2.4.2 中斷請求的結構
2.4.3 中斷應答
2.5 中斷向量
2.5.1 假中斷向量
2.5.2 軟件層次
2.5.3 不可屏蔽中斷(NMI)
2.5.4 全局中斷使能
2.6 中斷響應的流程
2.7 中斷等待時間
2，8 ISR代碼實例
2.9 CPU中斷寄存器
2.9.1 CPU中斷標志寄存器
2.9.2 CPU中斷屏蔽寄存器
2.10 外設中斷寄存器
2.11 復位和無效地址檢測
2.11.1 復位
2.11.2 無效地址檢測
2.12 外部中斷控制寄存器
第3章 存儲器和I／O空間
3.1 片內(nèi)存儲器
3.1.1 雙端口RAM(DARAM)
3.1.2 單端口RAM(SARAM)
3.1.3 FLASH程序存儲器
3.2 程序存儲器
3.3 數(shù)據(jù)存儲器
3.4 I／O空間
3.5 外部存儲器接口選通
3.6 等待狀態(tài)發(fā)生器
3.6.1 用READY信號產(chǎn)生等待狀態(tài)
3.6.2 用等待狀態(tài)發(fā)生器產(chǎn)生等待狀態(tài)
3.7 外部存儲器接口
第4章 時鐘和低功耗模式
4.1 鎖相環(huán)
4.2 看門狗定時器時鐘
4.3 低功耗模式
4.3.1 時鐘域
4.3.2 喚醒低功耗模式
4.3.3 FLASH斷電
第5章 數(shù)字輸入輸出(I／O)
5.1 數(shù)字I/O端口寄存器概述
5.2 I／O端口復用控制寄存器
5.3 數(shù)據(jù)和方向控制寄存器
5.4 數(shù)字I／O端口配置實例
5.5 數(shù)字I／O應用實例
5.5.1 使用數(shù)字I／O查詢輸入信號
5.5.2 使用數(shù)字I/O輸出信號
第6章 事件管理器(EV)
6.1 事件管理器(EV)模塊基本知識
6.1.1 事件管理器結構
6.1.2 事件管理器引腳
6.1.3 功率驅動保護中斷
6.1.4 EV寄存器
6.1.5 EV中斷
6.2 事件管理寄存器地址
6.3 通用定時器
6.3.1 通用定時器概述
6.3.2 通用定時器計數(shù)操作
6.3.3 通用定時器比較操作
6.3.4 定時器控制寄存器
6.3.5 通用定時器的PWM輸出
6.3.6 通用定時器復位
6.4 比較單元
6.4.1 比較單元概述
6.4.2 比較單元寄存器
6.4.3 比較單元的中斷
6.4.4 比較單元的復位
6.5 與比較單元相應的脈寬調(diào)制電路
6.5.1 脈寬調(diào)制電路概述
6.5.2 PWM波形發(fā)生器的特征
6.5.3 可編程的死區(qū)單元
6.6 用比較單元和PWM電路產(chǎn)生PWM波形
6.6.1 PWM信號
6.6.2 用事件管理器產(chǎn)生PWM輸出
6.6.3 PWM產(chǎn)生的寄存器設置
6.6.4 非對稱和對稱PWM的產(chǎn)生
6.7 空間向量PWM
6.7.1 空間向量PWM理論概述
6.7.2 用EV產(chǎn)生空間向量PWM波形
6.8 捕獲單元
6.8.1 捕獲單元的特點
6.8.2 捕獲單元的操作
6.8.3 捕獲單元寄存器
6.8.4 捕獲單元FIFO堆棧
6.8.5 捕獲中斷
6.9 正交編碼器脈沖電路(QEP)
6.9.1 正交編碼器脈沖引腳
6.9.2 正交編碼器脈沖電路時間基準
6.9.3 正交編碼器脈沖電路的解碼
6.9.4 正交編碼器脈沖電路的計數(shù)
6.9.5 正交編碼器脈沖電路的寄存器設置
6.10 事件管理器中斷
6.10.1 EV中斷請求和服務
6.10.2 事件管理器中斷寄存器
6.11 事件管理器應用實例
6.11.1 事件管理器EVA的定時器1操作
6.11.2 事件管理器的捕獲單元操作
6.11.3 事件管理器的QEP功能應用
第7章 模數(shù)轉換(ADC)模塊
7.1 模數(shù)轉換(ADC)模塊的特性
7.2 模數(shù)轉換(ADC)模塊概述
7.2.1 自動排序器的操作原理
7.2.2 不中斷的自動排序模式
7.2.3 排序器的啟動／停止模式
7.2.4 輸入觸發(fā)器描述
7.2.5 排序轉換期間的中斷操作
7.3 ADC時鐘預定標
7.4 ADC校準
7.5 ADC控制寄存器的位描述
7.5.1 ADC控制寄存器
7.5.2 最大轉換通道寄存器
7.5.3 自動排序狀態(tài)寄存器
7.5.4 ADC輸入通道選擇排序控制寄存器
7.5.5 ADC轉換結果緩沖寄存器
7.6 ADC轉換時鐘周期
7.7 ADC模塊初始化實例
第8章 串行通信接口(SCI)
8.1 串行通信接口的結構
8.1.1 串行通信接口的物理描述
8.1.2 SCI模塊的結構
8.1.3 SCI模塊的寄存器地址
8.1.4 多處理器(多機)異步通信模式
8.2 可編程的數(shù)據(jù)格式
8.3 SCI多處理器通信
8.3.1 空閑線多處理器模式
8.3.2 地址位多處理器模式
8.4 SCI通信模式
8.4.1 通信模式中的接收器信號
8.4.2 通信模式中的發(fā)送器信號
8.5 串行通信接口中斷
8.6 SCI波特率計算
8.7 SCI模塊寄存器
8.8 串行通信實例程序
8.8.1 串行通信回環(huán)傳輸實例
8.8.2 使用中斷執(zhí)行SCI數(shù)據(jù)的接收
第9章 串行外設接口(SPI)
9.1 串行外設接口的結構
9.1.1 串行外設接口的物理描述
9.1.2 SPI模塊的寄存器概述
9.2 SPI操作
9.2.1 SPI操作概述
9.2.2 SPI模塊的主／從操作模式
9.3 串行外設接口中斷
9.4 數(shù)據(jù)格式
9.5 SPI波特率和時鐘模式
9.5.1 SPI波特率的確定
9.5.2 SPI時鐘模式
9.6 SPI的復位初始化
9.7 SPI的數(shù)據(jù)傳送實例
9.8 串行外設接口的控制寄存器
9.8.1 SPI配置控制寄存器(SPICCR)
9.8.2 SPI操作控制寄存器(SPICTL)
9.8.3 SPI狀態(tài)寄存器(SPISTS)
9.8.4 SPI波特率寄存器(SPIBRR)
9.8.5 SPI仿真緩沖寄存器(SPIRXEMU)
9.8.6 SPI串行接收緩沖寄存器(SPIRXBUF)
9.8.7 SPI串行發(fā)送緩沖寄存器(SPITXBUF)
9.8.8 SPI串行數(shù)據(jù)寄存器(SPIDAT)
9.8.9 SPI優(yōu)先級控制寄存器(SPIPRl)
9.9 SPI串行通信實例
第10章 CAN控制器模塊
10.1 CAN總線技術概述
10.2 CAN控制器的結構和內(nèi)存映射
10.2.1 CAN控制器結構
10.2.2 TMS320LF240x／240xA的CAN內(nèi)存映射
10.3 郵箱和信息對象
10.3.1 信息對象
10.3.2 郵箱操作
10.3.3 信息緩沖器
10.3.4 寫訪問郵箱RAM
10.3.5 發(fā)送郵箱
10.3.6 接收郵箱
10.3.7 遠程幀的處理
10.3.8 郵箱配置
10.3.9 CAN接收濾波器
10.4 CAN控制寄存器
10.4.1 郵箱方向／使能寄存器
10.4.2 發(fā)送控制寄存器(TCR)
10.4.3 接收控制寄存器(RCR)
10.4.4 主控制寄存器(MCR)
10.4.5 位配置寄存器(BCRn)
10.5 CAN狀態(tài)寄存器
10.5.1 錯誤狀態(tài)寄存器(ESR)
10.5.2 全局狀態(tài)寄存器(GSR)
10.5.3 錯誤計數(shù)寄存器(CEC)
10.6 CAN中斷邏輯
10.6.1 CAN中斷標志寄存器(CAN IFR)
10.6.2 CAN中斷屏蔽寄存器(CAN IMR)
10.7 CAN配置模式
10.8 低功耗和掛起模式
10.8.1 節(jié)電(低功耗)模式
10.8.2 掛起模式
10.9 CAN模塊擴展硬件接口
10.10 CAN總線通信實例
10.10.1 CAN模塊發(fā)送一個遠程幀請求
10.10.2 CAN模塊自動應答一個遠程幀請求
第11章 看門狗(WD)定時器
11.1 看門狗定時器概述
11.2 看門狗定時器的操作
11.2.1 控制看門狗定時器操作的寄存器
11.2.2 看門狗定時器的時鐘
11.2.3 看門狗掛起
11.2.4 WD定時器的操作
11.3 看門狗控制寄存器
11.3.1 WD計數(shù)器寄存器(WDCNTR)
11.3.2 WD復位密鑰寄存器(WDKEY)
11.3.3 WD定時器控制寄存器(WDCR)
第12章 TMS320F240x／240xA引導加載ROM
12.1 引導加載ROM概述
12.2 協(xié)議定義
12.2.1 SPI同步傳輸協(xié)議和數(shù)據(jù)格式
12.2.2 SCI異步傳輸協(xié)議和數(shù)據(jù)格式
第13章 應用系統(tǒng)設計
13.1 TMS320LF2407A應用系統(tǒng)概述
13.2 TMS320LF2407A應用板操作
13.2.1 TMS320LF2407A應用板布局
13.2.2 TMS320LF2407A應用板電源設計
13.2.3 TMS320LF2407A存儲器擴展接口
13.2.4 TMS320LF2407A應用板指示燈和開關接口電路
13.2.5 晶體振蕩器接口電路
13.2.6 數(shù)模轉換(DAC)模塊
13.2.7 外部總線擴展接口
13.2.8 JTAG接口
13.2.9 SPI仿真數(shù)據(jù)傳輸接口
13.2.10 外部EEPROM接口
13.2.11 異步串行接口(SCI)硬件設計
13.2.12 CAN總線接口硬件設計
13.2.13 LF2407A應用板的跳線端子
13.2.14 復位電路
13.3 GALl6V8可編程邏輯器件的邏輯程序
13.3.1 元件U17的譯碼程序
13.3.2 元件U10的譯碼程序
附錄A 240xA.h和VeCtorh程序
附錄B TMS3202407A應用板電路圖
參考文獻