數(shù)字電子技術(shù)基礎(chǔ)

第1章　邏輯代數(shù)基礎(chǔ)
1.1　概述
1.1.1　數(shù)制與碼制
1.1.2　算術(shù)運算和邏輯運算
1.2　邏輯代數(shù)中的三種基本運算
1.2.1　邏輯與運算（邏輯乘）
1.2.2　邏輯或運算（邏輯加）
1.2.3　邏輯非運算
1.2.4　復(fù)合邏輯運算
1.3　邏輯代數(shù)的基本定理
1.3.1　邏輯代數(shù)的定理和恒等式
1.3.2　邏輯代數(shù)的基本規(guī)則
1.4　邏輯函數(shù)及其表示方法
1.4.1　邏輯函數(shù)的表示方法
1.4.2　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
1.5　邏輯函數(shù)的公式化簡法
1.5.1　合并項法
1.5.2　吸收法
1.5.3　消去法
1.5.4　配項法
1.6　邏輯函數(shù)的卡諾圖化簡法
1.6.1　卡諾圖的組成
1.6.2　用卡諾圖表示邏輯函數(shù)
1.6.3　用卡諾圖化簡邏輯函數(shù)
1.7　具有約束項的邏輯函數(shù)及其化簡
1.7.1　約束項的定義
1.7.2　約束項在卡諾圖化簡中的應(yīng)用
本章小結(jié)
自我檢測題
習(xí)題
第2章　邏輯門電路
2.1　半導(dǎo)體二極管和三極管的開關(guān)特性
2.1.1　半導(dǎo)體二極管的開關(guān)特性
2.1.2　半導(dǎo)體三極管的開關(guān)特性
2.2　分立元件門電路
2.2.1　二極管與門
2.2.2　二極管或門
2.2.3　三極管非門
2.3　TTL集成門電路
2.3.1　TTL與非門
2.3.2　其他類型的TTL門電路
2.4　CMOS門電路
2.4.1　CMOS反相器
2.4.2　其他類型的CMOS電路
2.5　TTL電路與CMOS電路的接口電路
2.5.1　用TTL電路驅(qū)動CMOS電路
2.5.2　用CMOS電路驅(qū)動TTL電路
本章小結(jié)
自我檢測題
習(xí)題
第3章　組合邏輯電路
3.1　組合邏輯電路的分析和設(shè)計
3.1.1　組合邏輯電路的分析
3.1.2　組合邏輯電路的設(shè)計
3.2　常用組合邏輯電路
3.2.1　編碼器
3.2.2　譯碼器
3.2.3　數(shù)據(jù)選擇器
3.2.4　數(shù)據(jù)分配器
3.2.5　加法器
3.2.6　數(shù)值比較器
3.3　組合邏輯電路的競爭冒險
3.3.1　競爭與冒險
3.3.2　冒險的判別和消除
本章小結(jié)
自我檢測題
習(xí)題
第4章　觸發(fā)器
4.1　觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.1.1　基本RS觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.1.2　同步RS觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.1.3　主從觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.1.4　邊沿觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.2　觸發(fā)器的邏輯功能及其描述方法
4.2.1　觸發(fā)器按邏輯功能的分類
4.2.2　觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的關(guān)系
4.2.3　不同邏輯功能的觸發(fā)器之間的相互轉(zhuǎn)換
本章小結(jié)
自我檢測題
習(xí)題
第5章　時序邏輯電路
5.1　概述
5.1.1　時序邏輯電路的基本結(jié)構(gòu)及特點
5.1.2　時序邏輯電路的分類
5.1.3　時序邏輯電路功能的描述方法
5.2　時序邏輯電路分析
5.2.1　時序邏輯電路分析的一般步驟
5.2.2　同步時序邏輯電路分析舉例
5.2.3　異步時序邏輯電路的分析舉例
5.3　同步時序邏輯電路的設(shè)計方法
5.3.1　同步時序邏輯電路設(shè)計舉例
5.4　常用的時序邏輯電路
5.4.1　計數(shù)器
5.4.2　寄存器
5.4.3　順序脈沖發(fā)生器和序列脈沖檢測器
本章小結(jié)
自我檢測題
習(xí)題
第6章　脈沖波形的產(chǎn)生和整形
6.1　施密特觸發(fā)器
6.1.1　由門電路組成的施密特觸發(fā)器
6.1.2　集成施密特觸發(fā)器
6.1.3　施密特觸發(fā)器的應(yīng)用
6.2　單穩(wěn)態(tài)觸發(fā)器
6.2.1　用門電路組成單穩(wěn)態(tài)觸發(fā)器
6.2.2　集成單穩(wěn)態(tài)觸發(fā)器
6.3　多諧振蕩器
6.3.1　對稱式多諧振蕩器
6.3.2　非對稱式多諧振蕩器
6.3.3　環(huán)形振蕩器
6.3.4　用施密特觸發(fā)器構(gòu)成多諧振蕩器
6.3.5　石英晶體多諧振蕩器
6.4　555定時器及其應(yīng)用
6.4.1　555定時器電路結(jié)構(gòu)與功能
6.4.2　用555定時器構(gòu)成施密特觸發(fā)器
6.4.3　用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
6.4.4　用555定時器構(gòu)成多諧振蕩器
本章小結(jié)
自我檢測題
習(xí)題
第7章　半導(dǎo)體存儲器
7.1　只讀存儲器(ROM)
7.1.1　ROM的分類
7.1.2　ROM的基本結(jié)構(gòu)
7.1.3　ROM的工作原理
7.1.4　ROM的尋址方式
7.1.5　ROM芯片舉例
7.1.6　ROM應(yīng)用舉例
7.2　隨機(jī)存儲器
7.2.1　RAM的基本結(jié)構(gòu)
7.2.2　靜態(tài)隨機(jī)存取存儲器
7.2.3　動態(tài)隨機(jī)存取存儲器
7.2.4　RAM芯片介紹
7.3　存儲器容量的擴(kuò)充
7.3.1　位(并聯(lián))擴(kuò)充
7.3.2　字(串聯(lián))擴(kuò)充
本章小結(jié)
自我檢測題
習(xí)題
第8章　可編程邏輯器件
8.1　可編程邏輯器件(PLD)概述
8.1.1　可編程邏輯器件的發(fā)展簡介
8.1.2　可編程邏輯器件的一般結(jié)構(gòu)
8.1.3　PLD的基本結(jié)構(gòu)
8.2　可編程邏輯陣列(PLA)
8.2.1　PLA的結(jié)構(gòu)
8.2.2　用PLA實現(xiàn)組合邏輯電路
8.2.3　用PLA實現(xiàn)時序邏輯電路
8.3　可編程陣列邏輯(PAL)
8.3.1　PAL的基本類型
8.3.2　PAL器件的型號及芯片引腳
8.3.3　用PAL實現(xiàn)邏輯電路
8.4　通用陣列邏輯GAL
8.4.1　通用陣列邏輯器件的特點
8.4.2　GAL器件的結(jié)構(gòu)
8.4.3　GAL的使用
8.4.4　GAL器件的開發(fā)工具及應(yīng)用
8.5　現(xiàn)場可編程門陣列
8.5.1　FPGA的分類
8.5.2　FPGA的結(jié)構(gòu)和工作原理
8.5.3　FPGA的應(yīng)用
本章小結(jié)
自我檢測題
習(xí)題
第9章　數(shù)-模和模-數(shù)轉(zhuǎn)換
9.1　D/A轉(zhuǎn)換器
9.1.1　權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.1.2　T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.1.3　權(quán)電流源型D/A轉(zhuǎn)換器
9.1.4　具有雙極性輸出的D/A轉(zhuǎn)換器
9.1.5　D/A轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
9.2　A/D轉(zhuǎn)換器（ADC）
9.2.1　A/D轉(zhuǎn)換的基本原理
9.2.2　采樣——保持電路
9.2.3　直接A/D轉(zhuǎn)換器
9.2.4　間接A/D轉(zhuǎn)換器
9.2.5　A/D轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
本章小結(jié)
自我檢測題
習(xí)題
附錄1　ABEL軟件介紹
附錄2　Electronics Workbench 5．0的基本使用