數(shù)字電路與數(shù)字電子技術(shù)

緒論
一、脈沖和脈沖電路
二、數(shù)字信號(hào)和數(shù)宇電路
三、數(shù)字電路的應(yīng)用
第一章 晶體管開(kāi)關(guān)
第一節(jié) 晶體二極管開(kāi)關(guān)及應(yīng)用電路
一、晶體二級(jí)管開(kāi)關(guān)特性
二、二極管限幅器及鉗位器
第二節(jié) 晶體三極管開(kāi)關(guān)及應(yīng)用電路
一、晶體三極管開(kāi)關(guān)特性
二、晶體三極管反相器
習(xí)題一
第二章 邏輯門(mén)電路
第一節(jié) 分立元件門(mén)電路
一、三種基本邏輯關(guān)系及基本邏輯門(mén)電路
二、與非門(mén)和或非門(mén)
第二節(jié) TTL集成邏輯門(mén)
一、二極管-晶體管邏輯門(mén)電路（DTL）
二、晶體管-晶體管邏輯門(mén)電路（TTL）
三、TTL電路的改進(jìn)系列
四、TTL擴(kuò)展器、集電極開(kāi)路門(mén)及三態(tài)門(mén)
第三節(jié) 發(fā)射極耦合邏輯（ECL）門(mén)
一、典型原理電路
二、ECL門(mén)的實(shí)際電路
第四節(jié) MOS邏輯門(mén)
一、NMOS邏輯門(mén)電路
二、PMOS邏輯門(mén)電路
三、CMOS邏輯電路
第五節(jié) 不同邏輯系列的配合問(wèn)題
一、邏輯電平的配合
二、驅(qū)動(dòng)能力的配合
第六節(jié) 各種集成邏輯門(mén)性能比較
習(xí)題二
第三章 數(shù)制與編碼
第一節(jié) 進(jìn)位計(jì)數(shù)制
一、十進(jìn)制數(shù)
二、二進(jìn)制數(shù)
三、任意只進(jìn)制數(shù)
第二節(jié) 數(shù)制轉(zhuǎn)換
一、將r進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
二、將十進(jìn)制數(shù)轉(zhuǎn)換成r進(jìn)制數(shù)
三、任意兩種進(jìn)位制數(shù)之間的轉(zhuǎn)換
四、基數(shù)為2k進(jìn)位制數(shù)之間的轉(zhuǎn)換
第三節(jié) 編碼
一、二-十進(jìn)制（bcd）碼
二、奇偶校驗(yàn)碼
三、字符代碼
習(xí)題三
第四章 邏輯函數(shù)及其簡(jiǎn)化
第一節(jié) 邏輯代數(shù)
一、基本的邏輯運(yùn)算
二、復(fù)合邏輯運(yùn)算
三、邏輯代數(shù)的基本定律和規(guī)則
四、邏輯函數(shù)的標(biāo)準(zhǔn)形式
第二節(jié) 邏輯函數(shù)的代數(shù)化簡(jiǎn)法
一、合并項(xiàng)法
二、吸收法
三、消去法
四、配項(xiàng)法
五、綜合法
第三節(jié) 邏輯函數(shù)的圖解化簡(jiǎn)法
一、卡諾圖的構(gòu)成
二、卡諾圖表示邏輯函數(shù)的方法
三、卡諾圖化簡(jiǎn)邏輯函數(shù)的方法
四、邏輯函數(shù)按“與非”“或非”“與或非”形式的化簡(jiǎn)
五、包含無(wú)關(guān)最小項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
六、輸入只有原變量沒(méi)有反變量的邏輯函數(shù)的化簡(jiǎn)
七、多輸出函數(shù)的化簡(jiǎn)
習(xí)題四
第五章 組合邏輯電路
第一節(jié) 組合邏輯電路的分析與設(shè)計(jì)
一、組合邏輯電路的分析
二、組合邏輯電路的設(shè)計(jì)
第二節(jié) 常用的組合邏輯電路
一、半加器與全加器
二、編碼器
三、譯碼器
四、數(shù)據(jù)選擇器
五、數(shù)值比較器
六、奇偶校驗(yàn)／產(chǎn)生器
第三節(jié) 組合邏輯電路的競(jìng)爭(zhēng)和冒險(xiǎn)
一、競(jìng)爭(zhēng)和冒險(xiǎn)
二、冒險(xiǎn)的類型
三、冒險(xiǎn)的判別和消除
習(xí)題五
第六章 集成觸發(fā)器
第一節(jié) 基本觸發(fā)器
一、電路組成和工作原理
二、功能描述
第二節(jié) 鐘控觸發(fā)器
一、鐘控RS觸發(fā)器
二、鐘控D觸發(fā)器
三、鐘控T觸發(fā)器和t觸發(fā)器
四、鐘控JK觸發(fā)器
五、鐘控觸發(fā)器的空翻現(xiàn)象
第三節(jié) 主從觸發(fā)器
一、主從RS觸發(fā)器
二、主從JK觸發(fā)器
三、主從JK觸發(fā)器集成單元
四、集成主從JK觸發(fā)器的脈沖工作特性
第四節(jié) 邊沿觸發(fā)器
一、維持-阻塞觸發(fā)器
二、后沿觸發(fā)的邊沿觸發(fā)器
三、cMOS傳輸門(mén)構(gòu)成的邊沿觸發(fā)器
第五節(jié) 觸發(fā)器類型轉(zhuǎn)換
一、D觸發(fā)器轉(zhuǎn)換為JK，RS，T，T“觸發(fā)器
二、JK觸發(fā)器轉(zhuǎn)換為RS，D，T，T”觸發(fā)器
習(xí)題六
第七章 時(shí)序邏輯電路
第一節(jié) 時(shí)序邏輯電路概述
第二節(jié) 同步時(shí)序電路的分析與設(shè)計(jì)
一、同步時(shí)序電路的分析
二、同步時(shí)序電路的設(shè)計(jì)
第三節(jié) 計(jì)數(shù)器
一、同步計(jì)數(shù)器的分析與設(shè)計(jì)
二、異步計(jì)數(shù)器的分析與設(shè)計(jì)
三、集成計(jì)數(shù)器的功能分析及其應(yīng)用
第四節(jié) 寄存器與移位寄存器
一、寄存器
二、移位寄存器
三、移存型計(jì)數(shù)器
四、集成移位寄存器及其應(yīng)用
第五節(jié) 序列信號(hào)發(fā)生器
一、移存型序列信號(hào)發(fā)生器
二、計(jì)數(shù)型序列信號(hào)發(fā)生器
習(xí)題七
第八章 脈沖電路
第一節(jié) 集成門(mén)構(gòu)成的脈沖電路
一、集成門(mén)構(gòu)成的施密特觸發(fā)器
二、集成門(mén)構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
三、集成門(mén)構(gòu)成的多諧振蕩器
第二節(jié) 集成脈沖電路
一、集成單穩(wěn)態(tài)觸發(fā)器
二、555定時(shí)器及其應(yīng)用
習(xí)題八
第九章 存儲(chǔ)器和可編程器件
第一節(jié) 隨機(jī)存取存儲(chǔ)器（RAM）
一、RAM的結(jié)構(gòu)
二、RAM的存儲(chǔ)單元
三、RAM的擴(kuò)展
第二節(jié) 只讀存儲(chǔ)器（ROM）
一、ROM的分類
二、ROM的結(jié)構(gòu)與工作原理
三、ROM應(yīng)用舉例
第三節(jié) 可編程邏輯陣列（PLA）
一、PLA結(jié)構(gòu)與工作原理
二、用PLA實(shí)現(xiàn)組合邏輯電路
三、用PLA實(shí)現(xiàn)時(shí)序邏輯電路
第四節(jié) 通用陣列邏輯（GAL）
一、GAL器件的基本結(jié)構(gòu)
二、GAL器件的特點(diǎn)
第五節(jié) 現(xiàn)場(chǎng)可編程門(mén)陣列（SPGA）
一、SPGA的分類
二、SPGA的結(jié)構(gòu)和工作原理
三、SPGA的應(yīng)用
習(xí)題九
第十章 在系統(tǒng)可編程技術(shù)及其器件的原理與應(yīng)用
第一節(jié) 在系統(tǒng)編程的基本原理
第二節(jié) 在系統(tǒng)編程方法
第三節(jié) 在系統(tǒng)編程技術(shù)的優(yōu)越性
第四節(jié) 可編程邏輯器件MAX 7000
一、MAX 7000器件性能特點(diǎn)
二、MAX 7000 S/E器件結(jié)構(gòu)
三、MAX 7000器件特性設(shè)定
四、MAX 7000器件編程測(cè)試
五、MAX 7000 S/E器件定時(shí)模型
習(xí)題十
第十一章 數(shù)／模和模／數(shù)轉(zhuǎn)換電路
第一節(jié) 數(shù)／模（D/A）轉(zhuǎn)換器
一、D/A轉(zhuǎn)換器基本原理
二、D/A轉(zhuǎn)換器電路
三、集成的D/A轉(zhuǎn)換器
四、D/A轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
五、D/A轉(zhuǎn)換器應(yīng)用舉例
第二節(jié) 模／數(shù)（A/D）轉(zhuǎn)換器
一、A/D轉(zhuǎn)換的一般步驟
二、A/D轉(zhuǎn)換器電路
三、集成A/D轉(zhuǎn)換器
四、A/D轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
習(xí)題十一
附錄
附錄一 電氣用圖形符號(hào)--二進(jìn)制邏輯單元（GB472812-85）簡(jiǎn)介
附錄二 常用邏輯符號(hào)對(duì)照表
附錄三 國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法（GB3430-82）
參考文獻(xiàn)