MPP嵌入式計(jì)算機(jī)設(shè)計(jì)

     目錄
   前言
   第一章 并行模型
    1.1技術(shù)模型
    1.1.1同步技術(shù)
    1.1.2通訊技術(shù)
    1.2語義模型
    1.2.1數(shù)據(jù)并行性
    1.2.2任務(wù)并行性
    1.3算法模型
    1.3.1PRAM模型
    1.3.2HPRAM模型
   第二章 體系結(jié)構(gòu)
    2.1指令集合
    2.1.1指令格式
    2.1.2指令功能
    2.2程序設(shè)計(jì)
    2.2.1SIMD程序設(shè)計(jì)
    2.2.2MIMD程序設(shè)計(jì)
    2.3芯片設(shè)計(jì)
    2.3.1低功耗設(shè)計(jì)
    2.3.2設(shè)計(jì)的綜合
   第三章 SIMD計(jì)算機(jī)
    3.1基本MPP微處理器
    3.1.1處理元陣列
    3.1.2控制器結(jié)構(gòu)
    3.2協(xié)處理MPP系統(tǒng)
    3.2.1圖象獲取
    3.2.2操作描述（數(shù)據(jù)并行性計(jì)算舉例）
    3.3圖象理解（SIMD計(jì)算舉例）
    3.3.1圖象分割
    3.3.2特征抽取
    3.3.3對(duì)象分類
   第四章 MIMD計(jì)算機(jī)
    4.1浮點(diǎn)MPP微處理器
    4.1.1數(shù)據(jù)路徑
    4.1.2通訊邏輯
    4.2層次式MPP系統(tǒng)
    4.2.1同構(gòu)系統(tǒng)
    4.2.2異構(gòu)系統(tǒng)
   第五章 設(shè)計(jì)驗(yàn)證
    5.1驗(yàn)證模型
    5.1.1功能模型
    5.1.2邏輯模型
    5.1.3器件模型
    5.2驗(yàn)證技術(shù)（MPP計(jì)算舉例）
    5.2.1功能模擬
    5.2.2邏輯模擬
    5.2.3電路模擬
    5.2.4版圖驗(yàn)證
   第六章 芯片測試
    6.1工藝測試
    6.1.1測試設(shè)備
    6.1.2測試內(nèi)容
    6.2設(shè)計(jì)測試
    6.2.1JTAG技術(shù)
    6.2.2QTAG技術(shù)
   第七章 系統(tǒng)集成
    7.1系統(tǒng)設(shè)計(jì)
    7.1.1冗余設(shè)計(jì)
    7.1.2容錯(cuò)設(shè)計(jì)
    7.2集成技術(shù)
    7.2.1MCM技術(shù)
    7.2.2WSI技術(shù)
    7.2.33－D技術(shù)
   參考文獻(xiàn)